一种简易的UART IP核的设计与实现

文章主要介绍一种简易通用的UART IP核的设计。UART作为一种短距离、低成本通信的串行传输接口,随着嵌入式系统的迅速发展,已成为SoC(System on Chip)芯片中的一个重要部件,在数字通信中得到了广泛的应用。本设计在对UART的串行通信协议进行详细分析的基础上,采用Verilog HDL语言对ALTERA的Cyclone系列FPGA进行设计,用一片FPGA实现了UART的发送、接收和波特率发生等功能,并验证了结果。这种灵活的设计方法使整体设计紧凑、小巧,提高了系统的兼容性,节约了硬件成本,具有较强的推广价值。     

VGA控制器IP核的FPGA实现

随着高速图像处理的发展,VGA控制器IP核已成为SoC芯片中的一个重要部件.这里介绍一种使用FPGA芯片实现对VGA控制器的Verilog HDL设计方案.该方案采用FPGA设计VGA接口以将要显示的数据直接送到显示器上,加快了数据的处理速度,提高了系统的兼容性,比同类控制器有着占用资源少、时钟延迟小等特点.     

基于FPGA的图像预处理单元的硬件实现

为了实现图像的实时处理,常采用现场可编程门阵列FPGA对采集到的图像数据进行预处理。以对Micron MT9V112传感器的Bayer图像数据处理为例,首先就Bayer数据坏点修正、Bayer转RGB888及RGB888降噪进行了介绍,然后应用Verilog HDL语言设计出相应的硬件模块,最后结合MATLAB对硬件模块处理后的数据做了相应的测试。仿真结果表明,硬件模块对640x480数据的处理满足系统实时性要求。     

基于FPGA的遗传算法实现

针对基于软件实现的遗传算法在求解问题的规模与复杂性不断扩大时,往往会速度慢、效率低下的缺点,提出了一种基于现场可编程门阵列的实现方法,并利用测试函数对算法的实现进行效果验证。实际效果显示,这种硬件实现方法,不仅结构简单,而且有效地减少了运算时间、提高了运行效率,为遗传算法能在一些实时、高速的场合得到应用提供了依据。     

基于SoPC的神经网络速度控制器的实现

一种基于 SoPC 的神经网络速度控制器的设计方案。速度控制器采用神经网络参数辨识自适应控制,以现场可编程门阵列(FPGA)为硬件平台,用 Nios Ⅱ软核处理器作为上位机,实现一个完整的速度控制器的片上可编程系统(SoPC)。实验结果表明,该控制系统能够满足现代速度控制系统高速度、高精度的要求。     

基于SOPC的望远镜多策略控制器设计

基于NIOS II为核心的可编程片上系统(SOPC),设计可重构的SOPC硬件配置和控制软核,将简单文件传输协议服务器扩展为专门的传输写入服务器,完成远程在线导入多个SOPC硬件配置和控制软核,并制定硬软件远程切换流程,从而实现基于FPGA3C25的多策略控制器设计。在大型望远镜控制系统中的成功应用验证了该设计的可行性。     

基于矢量控制的高性能异步电机速度控制器的设计

由于异步电机的矢量控制算法比较复杂,要达到高性能的目的,必须利用双DSP,使其系统的整体性价比下降。为解决这一问题,本文利用现场可编程门阵列(FPGA),设计一种智能控制器来完成一系列复杂控制算法,实现了异步电机矢量控制速度控制器的专用集成电路。该电路对研制具有自主知识产权的矢量控制异步电机变频调速专用芯片有着十分重要的意义。     

基于SOPC及图形加速引擎的座舱显示系统

提出一种基于可编程片上系统和图形加速引擎的飞机座舱综合显示系统设计方案。为避免图形加速引擎直接对帧存储器进行零碎操作导致的存储器操作瓶颈,引入图形缓存机制。根据图形像素的存储特点提出“远区域优先”图形缓存页面淘汰算法。对汉字及自定义位图等操作采取软硬件结合的方式达到系统性能和资源利用的平衡,利用硬件锁保证帧存储器一致性。通过对模块进行波形仿真实现系统级仿真结果的可视化验证。     

基于DSP和FPGA的通用型伺服控制器设计

介绍了一种采用浮点型DSP和FPGA芯片设计的高性能伺服控制器,详细讨论了其硬件和软件设计方案.DSP强大的数据处理能力与FPGA的设计灵活性相结合,使该控制器适用于多种应用场合,尤其是采用复杂控制算法的高速、高精度同步控制系统.     

QoS保障机制中的FPGA堆排序实现

针对服务质量（QoS）的实现机制和严格动态优先级排序要求,在交换系统设计中引入一种易于FPGA实现的堆排序算法。采用模块化和状态机相结合的设计方法,给出模块的设计过程,利用XilinxISE8.2i＋ModerSim6.2软件对设计程序进行仿真,将程序下载到实验开发板上对系统进行验证,结果表明该设计的资源利用率高、运行速率快,适用于QoS机制的硬件实现。     

基于SOPC技术的直流电机控制系统的设计

介绍了一种基于SOPC技术在FPGA上实现的直流电机控制系统。采用硬件描述语言Verilog HDL在Quartus Ⅱ中完成了PWM IP核的设计,并在Nios Ⅱ集成开发环境中编写了PID控制算法及相应的应用程序,实现了直流电机转速和转向的准确控制。     

基于FPGA的多通道语音通信控制器的设计

基于PowerPC处理器的多通道通信系统中需要相应的控制器用于实现数据缓冲和控制、握手信号的产生.文中介绍了一种基于FPGA实现的四通道语音通信控制器.该控制器使用异步FIFO实现数据缓冲,应用基于FSM(有限状态机)的逻辑电路控制AD、DA转换芯片周期性的、依次处理各通道的语音和MPC860T传送数据.设计时对各部分电路的设计方法进行了深入的研究,以使其满足系统功能和时序要求,应用该控制器的多通道语音通信系统话音质量稳定、没有杂音,能够满足性能要求.     

基于FPGA的四相步进电动机控制器的设计

介绍了一种基于FPGA的四相步进电动机控制器的设计方案,给出了其控制原理、相关模块的设计及应用实例。该控制器采用全数字化控制,使用Verilog HDL语言编程,能够实现四相步进电动机的复位、脱机、转速和正反转控制。仿真及应用结果表明,该控制器控制灵活、调速范围大、精度高、运行稳定可靠。     

高速数据采集系统中SDRAM控制器的设计

SDRAM作为大容量和高速的动态存储器,在高速数据采集系统中具有很大的应用价值,本文介绍了SDRAM的体系结构和工作原理,用Verilog HDL设计并在CPLD上实现了SDRAM接口控制器,实现高速数据采集系统中的大容量缓存.     

基于Verilog HDL的AD7685采样控制器的设计

针对高速模/数转换器件采用单片机控制存在的问题,结合AD7685的工作原理,采用FPGA控制A/D转换器工作,利用Verilog HDL硬件描述语言采用自顶向下的开发模式设计了AD7685采样控制器,并调用FPGA内部逻辑资源搭建而成的FIFO做为缓存.文中介绍了如何生成FIFO宏模块及其调用方法,同时给出了部分程序代...     

基于神经网络的新型复合速度控制器的设计

针对传统PID控制和神经网络直接逆动态控制各自的特点,提出了将两者相结合构造一种新型复合神经网络速度控制器的方法：基于感应电机间接磁场定向矢量控制系统．对该复合速度控制器进行仿真研究。仿真结果表明,在电机参数变化和负载扰动的情况下,该控制器的应用使感应电机间接磁场定向矢量控制系统具有很好的鲁棒性和抗扰性能：     

基于Verilog HDL的电梯系统设计

从状态机的角度,介绍了一种电梯控制器的Verilog HDL设计方法。将其嵌入到FPGA中,用于实现电梯的控制。着重介绍电梯的总体设计方案,详细描述其内部状态机的工作原理,并提供了电梯中主控制器与分控制器通信部分的Verilog源代码。给出了在Xilinx公司的ISE6.2+ModelSimXE5.6软件平台中进行EDA的综合结果与时序仿真,并遵循方向优先的原则提供3个楼层多用户的载客服务并指示电梯的运行情况。实际应用表明,该系统设计灵活,运行可靠,成本低廉,有一定的应用价值。     

基于FPGA的DDR SDRAM控制器的设计和实现

DDR SDRAM,因其拥有较之SDRAM为两倍的数据读、写速率,已经成为存储器的主流,并得到了广泛的应用,尤其在高速、高精度、高存储深度的数据采集系统中。本文在分析了DDR SDRAM工作原理的基础上,预先在FPGA上利用Verilog硬件描述语言设计实现了DDR SDRAM的读、写以及刷新,给出了DDR SDRAM控制器的状态转换图及结构框图,为进一步与微控制器或数字信号处理器的连接创造条件。目前该控制器已经研制完毕,进一步还可以集成到数据采集系统中。