利用数字I／O口实现高速实时传数

介绍了一种在两台计算机之间利用Ｉ／Ｏ口进行实时传数的新的 方法，该方法借助ＡＣＬ－７１３０板卡能响应外口断的特殊性，实现基于中断方式的实时传数，一次数据通讯时间为５０μｓ左右。它非常适合于在速度快、但每次传送数据量不大的实时控制中环节之间传送数据。     

高速I／O接口技术

现代通信技术朝着高速、精确的方向发展,尤其是高速串行通信,逐渐成为通信技术的主流,在各行各业扮演着极其重要的角色,文中简述了高速I／O的相关技术,如SERDES（串行器／解串器）技术、8B／10B编码、COMMA字符、预加重等,并列举了具有代表性的Xilinx公司的FPGA产品,展示了RocketIO技术的实际应用。     

数据筛选技术在并行I/O中的应用

Collective I/O是并行I/O的一种实现方式,然而科学应用中的请求并不总能很好地满足进行Collective I/O的前提条件.根据工作站网络的特点,在并行I/O系统CION(Collective I/O on Now system)中将数据筛选技术与之紧密结合,充分发挥了Collective I/O的功效.性能测试显示了数据筛选对系统性能的显著提高.     

分布式I／O资源虚拟化技术的研究

提出一种可有效整合和使用分布式I/O资源的新方案.该方案实现于操作系统和系统硬件之间,主要采用最新的硬件虚拟化技术,将分布于多主机的I/O资源进行虚拟化和整合,为上层客户操作系统构建一个全局虚拟I/O空间,实现客户操作系统对分布式I/O资源的全局管理和使用.该方案实现于系统软件层,性能较高、实现成本低,并且客户操作系统无需做任何修改.     

具有分布式并行I/O接口的分布式并行服务器系统的性能研究

分布式并行是多年来的一个研发热点,但其研发仅限于分布式并行系统的内部.服务器和外界(如客户机)的交互仅通过一条通道(如一台计算机)完成,这一瓶颈限制了系统可靠性/可用性,加速比与效率,系统频带和I/O响应速度等.本文提出的具有分布式并行I/O接口的分布式并行服务器使其中的各节点机均可直接与众多客户机交互作用,设计保证80%以上的客户请求均一次直接发往能提供服务的服务器中的节点机,仅有少量请求需要在节点间进行动态负载再调度.这是一种面向宽带的宽带网络服务器.本文的重点是将这种服务器与单机、镜像/双机热备份、群集服务器进行性能比较.结果表明,具有这种I/O接口的分布式并行服务器性能最佳.这种服务器的第一个版本已经研发成功,投入使用,并将进入市场.     

HPPHM：多维数据并行I/O存储新策略及其性能研究

针对大型多维数据集合中数据存储访问效率较低的缺陷而进行了相应的研究,通过采用并行I/O技术,将多维数据在分布式系统的多个磁盘之间进行分布存储,通过循环拆分法将已有的数据从适用于二维数据扩展到了多维数据中,并通过对循环法进行理论分析,对多维数据存储访问进行研究,提出了一种新的启发式多维数据循环策略,即基于访问步长值Hi与访问长度M互质的启发式策略(HPPHM),实验表明了新算法在并行度和顽健性等性能方面都具有优越性。     

增强型并行口在PC与DSP通信中的应用

增强型并行口 (EPP)是数据传输率比较高且能进行双向数据传输的高速并行口 ,文章介绍了EPP协议的内容与特点 ,并给出了一个EPP在PC与DSP之间通信的实例     

嵌入式计算机并口用作电参数测试仪中数字I/O

本文介绍了电参数测试仪的工作原理,对嵌入式计算机并口做了详细剖析,并根据仪器设计特点,做了成本分析,给出了Borland C 3.1语言环境下采样模块MAX186与嵌入式计算机并口通讯的SPI接口读、写源程序.     

基于PC的频谱分析仪高速实时数据采集系统

文章以实例介绍了一种基于PCI总线数据采集系统的设计方案。采集系统包括模拟输入、A/D变换、数据缓存、数据DMA传输及PCI总线接口等电路 ,文中还深入论述了在Win dows 98/ 2 0 0 0 /XP平台上WMD设备驱动程序的编写方法。     

PSD9xxF在线编程中的应用

文章介绍用PSD9xxF实现单片机系统的在线编程 ,给出了原理、软件设计及实现过程。并且与传统的在线编程方法进行比较 ,可以看出PSD9xxF实现在线编程的优越性。     

实时业务和服务质量在千兆以太网中的应用

对千兆以太网技术在局域网 (LAN)中的应用进行了探讨 ,重点研究了千兆以太网技术对实时业务和服务质量 (QOS)的支持问题。     

单片机与计算机的高速并口通讯

波特率匹配问题已成为许多设备和微机之间实现快速数据交换的瓶颈。文章详细阐述了单片机和计算机之间通过并行口通讯的原理及方法,在所采用的二线制协议中提出了位间隔概念。该方法在便携式设备对微机的大数据量传输应用中有着十分显著的优点。     

Modeling and Analysis of High-Speed I/O Links

Improvements in signaling methods, circuits and process technology have allowed input/output (I/O) data rates to scale beyond 10 Gb/s over several legacy channels. In this regime, it is critical to accurately model and comprehend channel/circuit nonidealities in order to co-optimize the link architecture, circuits, and interconnect. Empirical and worst-case analysis methods used at lower rates are inadequate to account for several deterministic and random noise sources present in I/O links today. In this paper, we review models and methods for statistical signaling analysis of high-speed links, and also propose a new way to integrate behavioral modeling approaches with analytical methods. A computationally efficient segment-based analysis method is shown to accurately capture the effect of transmit jitter and its interaction with the channel. In addition, a new jitter interpretation approach is proposed to enable the analysis of arbitrary I/O clocking topologies. We also present some examples to illustrate the practical utility of these analysis methods in the realm of high-speed I/O design.