一种基于时序型硬件木马的IP版权保护结构

随着IP核在SoC设计中的大量使用,其版权问题得到广泛关注,通过植入硬件木马实现IP核的版权保护是一个新的研究方向。针对其中植入木马激活时间短的问题,提出一种改进结构,使IP核评估版本满足有效期长度的要求。将时序型硬件木马植入原始电路状态机的冗余状态中,选取电路中部分节点构成的序列作为木马状态的转移条件,木马激活后影响电路的正常功能,使IP核的使用受到限制。仿真结果表明,通过合理调整状态数量及序列长度,能够在优化电路面积的同时有效延长木马的激活时间,当状态数为3、序列长度为4时,该方法能够在电路面积减少0.123%的基础上使激活时间提高约120倍。     

一种基于快速激活的硬件木马检测法

硬件木马因其巨大的潜在威胁而受到学术界和工业界越来越广泛的关注,而传统的测试技术很难发现这些硬件木马,因此,针对硬件木马的隐藏机制,提出了一种快速激活并检测木马的方法,通过将木马原型植入微处理器OR1200中,并利用大量测试用例激励,激活了木马,验证了该方法的正确性。     

硬件木马的分析与检测

现在芯片在设计或制造过程中被植入硬件木马的可能性越来越大。为了避免发生大规模硬件木马的攻击,本文对硬件木马的危害、概念、分类和技术背景进行详细的阐述,同时介绍如今流行的4种硬件木马分析检测方法,并给出可行性方法的建议。     

一种基于电磁旁路分析的硬件木马检测方法

为探究利用电磁辐射旁路信号检测集成电路芯片中硬件木马的可行性,分析了芯片电磁旁路信号的组成,构建了信号泄漏模型。在阐释霍特林（K-L）变换原理及特点的基础上,提出了利用K-L变换对芯片电磁辐射旁路信号进行信号特征提取的方法,分析含硬件木马芯片（木马芯片）与不含硬件木马芯片（原始芯片）对应特征信号的差异来检测芯片中是否含有硬件木马。通过在针对基于FPGA密码芯片中植入硬件木马并进行对比检测实验的结果表明,利用上述方法能有效分辨出木马芯片与原始芯片所泄漏电磁信号间的差异,达到检测出芯片中硬件木马的目的。     

基于概率签名的硬件木马检测技术

针对集成电路芯片被植入硬件木马后带来的安全问题,提出一种基于概率签名的硬件木马检测技术。通过逻辑功能检测,采用随机算法构建芯片电路（布尔函数）的概率签名,作为唯一的识别符模板,当被测电路的签名与模板不匹配时发出告警。设计全加器和AES加密2款电路,植入常见硬件木马并进行攻击实验,对这2种电路的原始电路以及植入硬件木马后电路的概率签名是否发生改变进行理论分析与研究。采用统计学参数估计法在FPGA平台进行实验,结果表明,该概率签名技术能检测出一般规模组合逻辑电路中植入的硬件木马,置信度达到95％。     

基于反向神经网络的硬件木马识别

针对侧信道、逻辑功能、逆向工程等硬件木马检测技术存在高成本、高设备要求、易受工艺噪声影响和不适用于大规模电路等问题,提出了一种基于反向神经网络的门级硬件木马识别方法。通过提取电路的门级网表特征,使用电路特征集构建全新反向神经网络,训练成门级硬件木马分类器。通过不断调整神经网络的隐藏层数和节点数,实现门级硬件木马识别,最终达到99.82%的正常电路识别率、87.83%的木马识别率和99.27%的线网准确度,在正常电路几乎完全识别的前提下,获得了较高的硬件木马识别效果。     

面向FPGA应用的硬件木马植入与检测技术研究

近年来,FPGA的应用愈加广泛。为确保FPGA中数据安全可信,在基于环形振荡器的硬件木马检测方法之上,提出一种在Altera FPGA中使用增量编译技术实现环形振荡器和木马植入的方法以及使用归一化差值算法发现并定位木马的数据分析方法。设计基于环形振荡器的硬件木马检测电路,根据系统规模共部署6级振荡环,每级环形振荡器由121个与非门构成。根据木马电路类型和功耗来源,在电路中依次植入四种典型硬件木马,使用归一化差值算法分析环形振荡器振荡频率,最终实现所有类型的木马定位与检测。检测结果表明,基于环形振荡器的硬件木马检测方法在FPGA中具有很好的木马检出效果,不仅能够检测具有较大动态功耗的木马,也可以完成对具有很小的静态功耗木马的检测。所提出的方法已经在实际FPGA工程中使用,为及时发现木马提供了一种有效途径。     

基于多旁路综合分析的硬件木马检测方法

针对硬件木马检测问题,分析了CMOS电路的特性,研究了硬件木马对CMOS电路特性的影响,提出基于工艺噪声背景下,利用电路平均动态电流与最大工作频率旁路分析的硬件木马检测方法.理论分析表明,植入木马后会对电路平均动态电流与最大工作频率的比值产生影响.通过HSPICE仿真,以C432电路作为测试电路,植入大小为1.25％的硬件木马,在15％相对工艺偏差范围下仍然检测出了电路中的木马,验证了方法的有效性.     

基于延迟序列的硬件木马检测方法

硬件木马对芯片安全和系统安全都已构成实际危害,基于侧信道的检测方法由于可以覆盖芯片设计多个阶段,且相对容易实现,已经成为主流方法.然而,现有侧信道方法往往需要依赖黄金芯片,而且芯片制造过程的工艺变化和检测时的环境噪声也限制了这些检测的有效性.本文提出了一种基于延迟序列的检测(delay sequence-based detection, DSBD)方法,通过仿真延迟序列预测实测延迟序列,依据序列中每个延迟顺序对的一致性来检测硬件木马.与现有的基于侧信道的检测相比, DSBD是建立在延迟序列而不是单个延迟上的,大大减轻了噪声干扰,并且攻击者难以绕过检测,因为其必须正确猜测延迟序列对应的输入向量.对尺寸与原始主电路尺寸比率为0.76%的硬件木马,实现了在无误检率情况下,以92.5%的检测概率进行检测.如果以提高误检率为代价,可检测的HT精度和检测概率可以进一步提高.     

基于转换概率及RO结构的硬件木马检测

针对硬件木马倾向于在电路低转换概率节点插入的问题,提出了一种在这些节点处构建环形振荡器（RO）结构的方法来检测硬件木马。该方法首先计算电路节点的转换概率并挑选出低于转换概率阈值的节点,然后在挑选出的节点处构建RO结构,通过RO延时的变化进行木马的检测。实验以ISCAS’85基准电路为基础,并在Spartan6 FPGA开发板实现。实验结果表明,在可接受的面积和功耗开销下,可以检测到仅有一到两个门的小型木马电路,弥补了旁路信号分析法检测小型木马的不足。     

基于IFCM加权的SVDD硬件木马检测方法

针对硬件木马（HT）种类繁多难以获取未知木马特征及采集的旁路信号含噪声问题,提出了一种基于IFCM加权的SVDD（IFCMW-SVDD）硬件木马检测方法。传统支持向量数据描述（SVDD）在解决单分类问题时存在相同条件下训练全部样本的不足,需要根据相应问题对样本有主次之分进行训练。通过一种改进的模糊C均值方法（IFCM）计算金片旁路信号的隶属度,将其作为样本特征的权重（◢W◣）系数,使得针对硬件木马检测问题构建SVDD模型的支持向量能够描述金片信号的同时尽可能减小描述范围。实验表明,所提方法实现单分类硬件木马检测的同时较传统SVDD算法在检测精度和稳定性上都有所提高。     

一种染色体编码新方法的硬件进化

提出了基于FPLA的染色体编码及在此基础上的并行硬件进化方法.该编码方式以与或非门为基本单元,进化时将电路编码染色体按逻辑门分解,进行适应度计算时采用分解逆过程使染色体合并,可以有效缩短进化时间,有利于大规模复杂电路的进化.以4位二进制码转换为格雷码的电路为例进行试验,该方法在20次实验中平均速度提高了32.25％.为...     

新型特洛伊木马技术的研究

本文对特洛伊木马技术所采用的方法进行了分析,介绍了木马程序在植入、加载、隐藏以及在通信方面所采用的方法。在此基础上,分析如何基于动态链接库(DLL)和端口反弹木马技术实现木马程序。最后,给出了防范木马入侵的一般方法。     

自主式学习的木马检测预防系统的设计与实现

随着黑客攻击技术的不断进步,网络安全面临越来越严重的威胁。由于不能确保系统不被黑客攻击,也无法确定用户操作的文件或程序是否含有恶意的代码,因而,及时发现系统中存在的木马程序或者含有恶意代码的文件,是确保系统信息安全的重要途径。目前的许多木马检测软件仅能对已知的木马进行检测,对未知木马却无可奈何。文章在分析和综合当前木马检测技术的基础上,设计并实现了一个在Windows系统中行之有效的木马检测系统,不仅能有效检测已知的木马,还能对未知的木马进行有效的预防,通过对未知木马的特征进行自主式学习,并应用于检测,从而提高木马检测的功能。     

基于RS485和RS232的机车总线控制器设计

随着现代机车运行速度和运载能力的提高,为了保证机车的安全运行,需要准确采集机车运行的各种参数来进行数据的监控、管理和机车控制,此外也可以为故障诊断提供数据支持,因此需要开发一套可以准确、高速传输数据的大容量机车总线控制系统;设计了基于RS485和RS232的机车总线控制器,详细阐述了以STC8G2K64S4芯片为核心的主控模块、电平转换模块、时钟模块、电源模块和LED指示灯模块的硬件设计以及相互之间的软件逻辑控制和所用通信协议,通过4个串口实现程序的下载以及数据的交换;主要的交换参数包括电压、电流、总有功功率、频率等这些机车运行数据;测试结果表明该机车总线控制器可以高速、准确、及时的传输各个设备生成或采集到的数据,为后续的数据分析提供了支持。     

RS-232总线转CAN总线装置的设计与实现

针对RS－232总线传输距离在1km以内，同时其最高速率不超过20kb/s，本文提出用CANbus来解决这个问题，同时给出了其硬件和软件设计方案。