低功耗CMOS差分环形压控振荡器设计

提出了一个基于0.18μm标准CMOS工艺实现的四级差分环形压控振荡器.全差分环形压控振荡器采用带对称负载的差分延时单元.仿真结果表明,压控振荡器的频率范围在最坏情况为0.21～1.18GHz;偏离中心频率10MHz情况下,压控振荡器的相位噪声为-118.13dBc/Hz; 1.8V电源电压下,中心频率为600MHz时,压控振荡器的功耗仅有4.16mW;版图面积约为0.006mm2.可应用于锁相环和频率综合器设计中.     

低相位噪声CMOS环形压控振荡器的研究与设计

针对个人电脑和通讯系统对频率合成器中振荡器的低相位噪声的要求,对基本的环形振荡器结构进行改进,设计了两种宽带低相位噪声CMOS环形压控振荡器(VCO),在800 MHz振荡频率、1 MHz频偏下,测试的相位噪声分别为-123 dBc/Hz和-110 dBc/Hz.两个VCO的调谐范围分别为450～1 017 MHz和559～935 MHz.     

射频应用的压控振荡器相位噪声的研究

相位噪声是压控振荡器（VCO）的关键参数之一。本文阐述了VCO相位噪声的特性，分析了时不变和时变两种相位噪声模型，给出了优化相位噪声的方法。     

低功耗低噪声正交压控振荡器设计

设计了一种用于WLAN 802.11 n收发机频率合成器的新颖低功耗、低相位噪声正交输出LC电压控制振荡器(QVCO)。电路设计中使用了Cadence IC5.033和ADS2004软件以及TSMC0.18μm CMOS工艺模型库,电路依靠并联的耦合支路相互作用使两个独立压控振荡器输出相位成正交,采用PMOS并联耦合支路和开关控制偏置两种新技术降低了VCO的相位噪声,其仿真结果为1 MHz频偏处-128.6 dBc/Hz和10 kHz频偏处-84 dBc/Hz。采用数字电容阵列提高了QVCO的频率调谐范围,QVCO的频率范围仿真结果为3.1 GHz~4.1 GHz。QVCO的电源电压为1.8 V,功耗17 mW。实现了低功耗正交输出压控振荡器,同时通过新颖的电路设计技术改善了相位噪声,改变了正交输出LC压控振荡器高噪声的传统观念,为今后在正交输出LC压控振荡器的设计提供了一些参考。     

工作于UHF频段锁相环路中CMOS压控振荡器的设计

本文简要叙述了工作于UHF频段锁相环路中CMOS压控振荡器的构造机制和主要性能指标，阐述了一种基于相位噪声最优的设计策略。     

射频应用的压控振荡器相位噪声的研究

相位噪声是压控振荡器(VCO)的关键参数之一。阐述了VCO相位噪声的特性,分析了时不变和时变两种相位噪声模型,给出了优化相位噪声的方法。     

无线传感网SoC芯片中4.8 GHz压控振荡器设计

采用SMIC 0.18 μm 1P6 M RF CMOS工艺设计了一个4.8 GHz LC压控振荡器,该压控振荡器应用于无线传感SoC芯片射频前端频率综合器中.电路核心采用带电阻反馈的差分负阻结构,因此具有良好的相位噪声性能;2bit的开关电容阵列进一步提高了电路的调谐范围;共源级输出缓冲提供了较好的反向隔离度.所设计的芯片版图面积为600 μm×475μm.在电源电压为1.8 V时,后仿真结果表明,电路调谐范围最高可达40%,有效地补偿了工艺角偏差;在4.95 GHz处,后仿真测得的相位噪声为-125.3 dBc/Hz @ 3 MHz,优于系统要求5.3 dB;核心电路工作电流约5.2 mA.     

两种高频CMOS压控振荡器的设计与研究

设计了两种压控振荡器,一种为反相器环形振荡器,另一种为差分环形振荡器。采用0.18μm标准CMOS工艺进行模拟,后仿真的结果显示压控环形结构的最高频率达到3.3GHz,在1.8V电源下的功耗为2.34mW。对压控振荡器的最大工作频率、功耗、压频传输特性等进行了分析比较,总结了高性能压控振荡器应具备的条件。     

多相位低相位噪声5GHz压控振荡器的设计

采用TSMC 0.18μmCMOS工艺实现了全差分相位差为 450 的 LC低相位噪声环形压控振荡器电路。芯片面积 1.05 mm×1.00 mm。当仅对差分输出振荡信号的一端进行测试时, 自由振荡频率为5.81 GHz, 在5 MHz频偏处的相位噪声为-101.62 dBc/Hz。     

带温度补偿的低功耗CMOS环形压控振荡器设计

基于UMC 65 nm CMOS工艺,设计了一款应用于锁相环频率综合器中的带温度补偿的低功耗CMOS环形压控振荡器。环形压控振荡器采用3级交叉耦合延时单元构成。仿真结果表明,压控振荡器输出频率范围为735~845 MHz;在温度补偿下,温度变化从-60~100oC时,振荡器输出频率漂移中心频率790 MHz±10 MHz;当振荡频率为790 MHz时,在偏离其中心频率1 MHz处,压控振荡器的相位噪声为-99 d Bc/Hz;1.2 V电源供电情况下,压控振荡器的功耗为0.96 m W;版图面积约为0.005 mm2。     

全集成低相位噪声LC压控振荡器设计

提出了一种应用于ISM频段的低相位噪声LC VC0。电路采用TSMC 0．18μm1P6M混合信号CMOS工艺进行设计,芯片版图面积740μm×700μm。在电源电压为1．8V时,后仿真结果表明,电路工作频率为2．4GHz时,调谐范围为23％。在偏离中心频率1MHz处,相位噪声为-124．2dBc／Hz。核心部分功耗约为7．56mW。     

1.8 V低相位噪声全集成LC压控振荡器的设计

介绍了一种全集成的LC压控振荡器(VCO)的设计。该电路的中心频率为3.8 GHz,电源电压为1.8 V,采用0.18μm CMOS工艺制作。测试结果表明,VCO的相位噪声在偏离中心频率1 MHz时达到-126 dBc/Hz,调谐范围达到9%,VCO核心电路功耗小于8 mW。     

一种基于BiCMOS工艺的差分压控振荡器

设计了一种Colpitts型LC振荡器。该电路采用差分结构，具有集成度高，噪声性能良好的优点。该设计基于0．8μm BiCMOS工艺，实现了中心频率为433MHz的Colpitts型差分压控振荡器（VCO）。电路采用3V电压供电，频率范围399．8～465．1MHz，偏离中心频率1MHz处的相位噪声是-137dBc／Hz。     

一种新型MOS变容管在射频压控振荡器中的应用

基于0.5μm工艺，设计了一个工作频率在1.8GHz，相位噪声在偏移量为500kHz时小于-100dBc/Hz的压控振荡器（VCO）。并将一个普通的压控MOS变容管改进为只工作在反型区的压控MOS变容管。将这两种MOS电容分别应用到该VCO电路中。结果表明，采用反型模式压控MOS变容管的VCO电路具有更大的调谐范围，调谐曲线由之前的反复变化变为单调变化，并且对电路的相位噪声也起到了抑制作用。     

一种应用于全球导航卫星系统接收机的低功耗宽带压控振荡器

该文设计了一种应用于全球导航卫星系统(GNSS)射频接收芯片的新型低功耗小面积宽频率调节范围的压控振荡器(VCO)。根据全波段GNSS信号的特点,将VCO分成两个离散的频率工作区域,可分别对这两个区域进行功耗、相位噪声的优化,减小了VCO结构的复杂度,并节省了芯片面积。利用调谐曲线线性化技术,克服了传统的VCO控制电压有效调节范围窄的问题,使VCO在整个控制电压范围内调节曲线线性,减小了幅度调制转频率调制(AM-FM),降低了相位噪声。测试结果显示,该VCO频率调节范围为49.5%,控制电压在0.1~0.9 V内,VCO增益(KVCO)恒定,当频率偏移为1 MHz时相位噪声小于-120 dBc/Hz,消耗电流2 mA,占用芯片面积为0.24mm2。提出的VCO在0.13μm 1P6M工艺上实现,已成功应用于全波段GNSS接收机中。     

高性能超低功耗的4.224GHz正交LC VCO

采用Jazz0.18μm RF CMOS工艺设计并实现应用于MB-OFDM超宽带频率综合器的4.224GHz电感电容正交压控振荡器。通过解析的方法给出了电感电容正交压控振荡器的模型,并推导出简洁的公式解释了相位噪声性能与耦合因子的关系。测试结果显示,核心电路在1.5V电源电压下,消耗6mA电流,频率调谐范围为3.566~4.712GHz;在主频频偏1MHz处的相位噪声为-119.99dBc/Hz,对应的相位噪声的FoM(Figure-of-Merit)为183dB;I、Q两路信号等效的相位误差为2.13°。     

Design of a three-stage ring-type voltage-controlled oscillator with a wide tuning range by controlling the current level in an embedded delay cell

This paper presents a new design for a three-stage voltage-controlled differential ring oscillator embedded with a delay cell for a wide tuning range from 59 MHz to 2.96 GHz by adjusting the current level in the delay cell. The ring oscillator consists of a voltage-to-current converter, coder circuit, three-stage ring with delay cells, and current monitoring circuit to extend the tuning range of the proposed voltage-controlled oscillator. Each functional block has been designed for a minimum power consumption using the TSMC 0.18 μm CMOS technology. We simulate the performances of the proposed voltage-controlled oscillator in terms of phase noise, power consumption, tuning range, and gain. Our simulation results show that the proposed oscillator has the linear frequency–voltage characteristics over a wide tuning range. At each tuning range (mode), the calculated phase noise of the proposed ring oscillator at each tuning range (mode) was −87, −85, −81, and −79 dBc/Hz at a 1 MHz offset from the center frequency. The DC power of the proposed voltage-controlled oscillator consumed 0.86–3 mW under a 1.8 V supply voltage.