DPRM工艺中刻蚀工艺关键参数对N/P型MOS管交界处的影响

短沟道效应对器件性能的影响不可忽略,高k/金属栅极(High-k/Metal Gate,HKMG)器件可以很好地抑制短沟道效应。HKMG器件中金属栅极的制备工艺有前栅极制造工艺和后栅极制造工艺,其中虚拟栅去除(Dummy Poly Removal,DPRM)过程是后栅极制造中一道至关重要的制程。由于P型MOS管和N型MOS管的金属栅极填充材料不同,制造工艺中要先完成一种MOS管金属栅极的制作再进行另一种MOS管金属栅极的制作,DPRM后N型MOS管和P型MOS管交界处的结构形貌会直接影响金属栅极的填充,进而影响器件性能。在电子回旋共振刻蚀等离子体源条件下,探究DPRM工艺中过刻蚀过程的关键参数对NMOS管和PMOS管交界处结构形貌的影响,进而总结出减弱N/P型MOS管交界处侧向凹陷程度的工艺条件。     

高阈值电压低界面态增强型Al2O3/GaN MIS-HEMT

采用高温热氧化栅极凹槽刻蚀工艺并结合高温氮气氛围退火技术,制备出了高阈值电压的硅基GaN增强型Al_2O_3/GaN金属-绝缘体-半导体高电子迁移率晶体管(MIS-HEMT)。采用高温热氧化栅极凹槽刻蚀工艺刻蚀AlGaN层,并在AlGaN/GaN界面处自动终止刻蚀,可有效控制刻蚀的精度并降低栅槽表面的粗糙度。同时,利用高温氮气退火技术能够修复Al_2O_3/GaN界面的界面陷阱,并降低Al_2O_3栅介质体缺陷,因此能够减少Al_2O_3/GaN界面的界面态密度并提升栅极击穿电压。采用这两项技术制备的硅基GaN增强型Al_2O_3/GaN MIS-HEMT具有较低的栅槽表面平均粗糙度(0.24 nm)、较高的阈值电压(4.9 V)和栅极击穿电压(14.5 V)以及较低的界面态密度(8.49×10¹¹ cm^-2)。     

高k电介质及其设备

"2007年11月,英特尔量产高k电介质45nm微处理器"。它表明高k电介质/金属栅极技术已商业化。它可确保摩尔定律至少再延续10年。但是,ITRS2006修正版指出,高k电介质/金属栅极在低静态功耗(LSTP)逻辑IC的预期应用时间是2008年,高k电介质/金属栅极在高性能和低功耗(LOP)IC的预期应用时间是2010年。制造高k电介质的设备是化学气相沉积(CVD)或原子层沉积(ALD)设备。制造金属栅极的设备是物理气相沉积(PVD)和ALD设备。     

制程工艺技术发展探讨

IBM联盟开发出可在32纳米芯片中加速实现一种被称为"high-k/metal gate(高电介质金属栅极)"的突破性材料.这种新方法是基于被称为"high-k gate-first(高电介质先加工栅极)"加工工艺的方法,为客户转向高电介质金属栅极技术提供了一种更加简单和更省时间的途径,由此而能够带来的益处包括性能的提高和功耗的降低.通过使用高电介质金属栅极,IBM与联盟合作伙伴成功地开发出比上一代技术体积小50%的芯片,同时提高了众多性能.使用这种新技术的芯片将可以支持多种应用--从用于无线和消费设备的低功耗计算机微芯片到用于游戏和企业计算的高性能微处理器,预计2009年下半年采用.高电介质金属栅极芯片的总功耗可降低大约45%,对于微处理器应用来说,这一创新还可以将性能提升多达30%.     

32 nm工艺及其设备

2007年9月英特尔推出全球首款32nm SRAM,2007年11月IBM推出32nm SRAM;2007年12月台积电推出32nm测试芯片。业界认为,2009年下半年量产32nm芯片。32nm芯片将采用193浸没式光刻与双重图形,高k电介质/金属栅极,超低k电介质,高kSOI等技术。为了使双重图形技术用于32nm节点,ITRS2006修正版提出了具体的要求。2007年ASML推出XT:1900I,2008年尼康推出NSR-S611C,以用于32nm光刻工艺。     

松下与瑞萨确立32nm晶体管技术量产应用目标将用于便携产品及数字家电用系统LSl

松下与瑞萨科技日前宣布,在两公司共同推进的32nm系统LSI用半导体工艺技术开发方面,确立了32nm晶体管技术等的量产应用目标。两公司计划将该技术应用于便携产品及数字家电用系统LSI。此次,两公司开发的是具有高介电率（high—k）栅极绝缘膜及金属栅极堆栈结构的晶体管技术以及采用超低介电率（low—k）材料的布线技术。     

栅槽刻蚀工艺对增强型GaN HEMT器件性能的影响

基于凹槽栅增强型氮化镓高电子迁移率晶体管(GaN HEMT)研究了不同的栅槽刻蚀工艺对GaN器件性能的影响。在栅槽刻蚀方面,采用了一种感应耦合等离子体(ICP)干法刻蚀技术与高温热氧化湿法刻蚀技术相结合的两步法刻蚀技术,将AlGaN势垒层全部刻蚀掉,制备出了阈值电压超过3 V的增强型Al_2O_3/AlGaN/GaN MIS-HEMT器件。相比于传统的ICP干法刻蚀技术,两步法是一种低损伤的自停止刻蚀技术,易于控制且具有高度可重复性,能够获得更高质量的刻蚀界面,所制备的器件增强型GaN MIS-HEMT器件具有阈值电压回滞小、电流开关比(I_ON/I_OFF)高、栅极泄漏电流小、击穿电压高等特性。     

新产品快讯

快捷推出新一代IGBT 快捷半导体公司最近推出新一代SMPS Ⅱ IGBT,以取代开关电源(SMPS)、功率因数校正(PFC)及其它大功率产品中使用的500V/600V MOSFET。它们的栅极驱动电压力8至10V,与MOSFET类似,因而不必重新设计栅极驱动电路。新的SMPSⅡ IGBT可以代替大功率MOSFET或者取代几个并联的MOSFET。与MOSFET相比,SMPS Ⅱ IGBT技术的功率密度、系统效率及可靠性都得到改善,系统工作频率可以达到150kHz,而电流不会减小。导通损耗很低,在高温时尤为明显。栅极电荷降低80％。SMPS Ⅱ IGBT可以用于各种功率转换器,包括单开关正向转换器。将SMPS Ⅱ IGBT与Stealth二极管装在一起可以降低EMI、开关损耗及导通损耗,并     

每月新品

MCU/DSP/CPU英特尔至强处理器5400系列/双核英特尔至强处理器5200系列英特尔宣布推出面向嵌入式市场的全新处理器(具有长达7年的生命周期支持)、芯片组及电信级服务器。新款处理器基于高k金属栅极晶体管技术,并采用先进的45nm制程工艺,具体产品包括四核英特尔至强处理器5400系列和双核英特尔至强处理器5200系列。     

联电试制采用high-k金属栅极的45nm工艺SRAM

台湾联华电子采用high—k栅极绝缘膜和金属栅极技术,试制出45nm工艺的SRAM,至此,实现32／28nm工艺用high—k／金属栅极技术的第一阶段已完成。该公司2008年10月试制出了28nm工艺的SRAM,加上此次的成果,预计2010年能够开发32／28nm工艺技术。     

磁性材料、超导材料和器件

O48,TN386.12007020168高k栅极电介质材料与Si纳米晶体管/张邦维(湖南大学应用物理系)//微纳电子技术.―2006,43(3).―113～120.Si MOS晶体管进入nm尺度后,原来通用的栅极介电材料SiO2已不能适应纳米晶体管继续小型化的需要,必须用高k栅极电介质材料取而代之。对Si纳米晶体管为     

CMOS集成电路难熔金属钼栅的高频溅射淀积和反应离子刻蚀

难熔金属及其硅化物在MOS电路中作为栅极材料获得了重要的应用。它与自对准新工艺相容,并且具有比多晶硅低得多的电阻率。我们采用难熔金属钼作为CMOS集成电路的栅极材料。这里着重介绍钼的高频溅射淀积和反应离子刻蚀,对反应离子刻蚀的终点检测也作一些初步的介绍。     

IR推出采用SOT-23-5L封装的IRS44273L紧凑型低侧栅极驱动IC

国际整流器公司(International Rectifier,简称IR)推出采用SOT-23-5L高精密封装的IRS44273L低侧栅极驱动IC,能够有效提供高驱动能力。IRS44273L易于使用,为IGBT及MOSFET栅极驱动器提供简便的解决方案,可以在最小的电路板上,提供典型1.5 A拉     

超低k介质材料低损伤等离子体去胶工艺进展

介绍了三类常见的低k介质材料,并对空气隙(k=1)的发展进行了探讨;讨论了引起等离子体损伤的机理和传统的O2等离子体去胶工艺面临的困难;最后综述了近年来国际上提出的低损伤等离子体去胶工艺的研究进展。人们已经开发出一些对低k材料进行硅化处理的工艺,可以部分修复在刻蚀和去胶处理过程中被消耗掉的有机官能团。基于金属硬掩膜层和新型等离子体化学的集成方案将会展示出颇具前景的结果。     

固态源输运系统推动铪基栅介质的应用

在生产中引入高介电常数绝缘材料/金属栅电极结构,需要采用全新的制造技术,前驱物和输运系统推动了铪基材料栅极绝缘层的应用。AID技术也促进了新一代栅电极材料的推广和应用。     

退火气氛对Ge MOS电容电特性的影响

采用反应磁控溅射法在Ge衬底上制备了HfTiO高介电常数k栅介质薄膜,研究了不同气体(N2、NO、N2O)淀积后退火对Ge金属-氧化物-半导体(MOS)电容性能的影响.透射电子显微镜和电特性测量表明,湿N2退火能有效抑制界面层的生长,提高界面质量,改善栅极漏电流特性,从而得到最优的器件性能,即Al/HfTiO/n-Ge MOS电容的栅介质等效氧化物厚0.81 nm,k=34.5,带隙中央界面态密度为2.4×1011cm-2·eV-1,1 V栅偏压下的栅极漏电流为2.71×10-4A·cm-2.     

低介电常数材料在超大规模集成电路工艺中的应用

本文概述了低介电常数材料(Low k Materials)的特点、分类及其在集成电路工艺中的应用.指出了应用低介电常数材料的必然性,最后举例说明了低介电常数材料依然是当前集成电路工艺研究的重要课题,并展望了其发展前景.     

国际要闻

应用材料公司推出突破性刻蚀技术近日,应用材料公司推出了Applied Centura誖AvatarTM电介质刻蚀系统,提升了尖端刻蚀技术。该突破性系统能够解决三维存储结构制造过程中所面临的最严峻的挑战,提供未来数据密集型移动终端所需的高密度万亿比特存储能力。Avatar系统经过全新设计,能够刻蚀三维NAND存储阵列标志性的高深宽比结构。这一新型闪存器件有多达64层的存储单元垂直重叠于其中,从而在极小区域内获得超高的比特密度。     

Ar/CO/NH3等离子体刻蚀多种磁性金属叠层

基于磁性合金的等离子体刻蚀工艺,在中国科学院微电子研究所自主研发的刻蚀设备中,使用Ar,CO和NH3的混合气体对用于形成磁随机存储器(MRAM)的多种磁性金属叠层进行刻蚀.采用两步刻蚀的方法刻蚀了多层磁性金属叠层,每一步的刻蚀气体组分不同,研究了Ar气在混合气体中的体积分数对材料刻蚀速率和侧壁形貌的影响.结果表明,刻蚀速率随着Ar气体积分数的增加而增加,而侧壁倾角则随着Ar气体积分数的增加而减小.两步刻蚀的方法可以根据材料的结构特点来控制Ar离子轰击的作用,可以得到大于21.4 nm/min的刻蚀速率和约90°的侧壁倾角.     

Lam Research发布2300 Versys Kiyo3x刻蚀系列

半导体晶圆设备供应商Lam Research Corporation日前发布了2300 Versys Kiy03x刻蚀设备,关键尺寸（CD）一致性达到1nm,为双重图样曝光过程所面临的CD及重叠（overlay）挑战提供了解决方案。另外,这套设备还配置有升级选项,灵活经济有效地对高k金属栅极、硬模窗口（hardmask open）、浅沟槽隔离及应变硅等进行刻蚀。