共查询到18条相似文献,搜索用时 234 毫秒
1.
用 PSpice对一种由串连的 RTD和 HEMT组成的单稳多稳转换逻辑 (MML)电路进行了模拟。基于自行研制的 RTD的特性曲线提取了合适的器件模型和参数 ,分析了由输入信号调节器件的峰值电流来控制器件翻转次序从而在 MML电路中实现门函数逻辑的原理并由模拟得以证实。 相似文献
2.
共振隧穿二极管基础电路的模拟与分析 总被引:1,自引:0,他引:1
简单介绍了RTD的器件性和器件模型,用HSPICE模拟出RTD与电阻、MOS晶体管、RTD本身结合的电路特性。通过对不同电路参数I-V特性的模拟和分析,为理解RTD器件机理和构造复杂电路提供了初步的基础。 相似文献
3.
4.
共振隧穿器件应用电路概述——共振隧穿器件讲座(2) 总被引:1,自引:0,他引:1
在“共振隧穿器件概述”的基础上,对共振隧穿器件应用电路作了全面概括的介绍。首先对共振隧穿器件应用电路的特点、分类和发展趋势作了简述;进一步对由RTDH/EMT构成的单-双稳转换逻辑单元(MOBILE)和以它为基础构成的RTD应用电路,包括柔性逻辑、静态随机存储(SRAM)、神经元、静态分频器等电路的结构、工作原理和逻辑功能等进行了介绍。关于RTD/HEMT构成的更为复杂的电路,如多值逻辑、AD转换器以及RTD光电集成电路等将在本讲座最后部分进行讲解。 相似文献
5.
6.
线性电路全温区电路模拟软件TSPICE建立了完善、实用的新三极管全温模型,新的稳压管模型及其全温模型,完善的器件噪声模型,器件噪声分析的必要参数及其计算方法,实现了全温区内(-55~+125℃)线性电路的电性能模拟。设立的电路元件参数变化卡便于优化设计。提供的电路图符号法输入,模拟结果的图形显示和硬拷贝,便于设计人员使用。用TSPICE对二十多种电路进行模拟、设计,证实了TSPICE软件在全温范围模拟电路性能的精度及其实用功能方面均优于SPICE2G.5电路模拟软件 相似文献
7.
8.
利用Sentaurus TCAD仿真软件,建立并校准了MOSFET仿真模型。分析了NMOS器件在重离子轰击下产生的SET波形。结果表明,轰击位置在漏极且入射角呈120°时,器件具有最大的峰值电流。通过建立MIX、TCAD、SPICE三种反相器模型并施加重离子轰击,研究了不同模拟方式下电路响应对SET波形的影响,指出了采用双指数电流源在SPICE电路中模拟的不准确性。采用MIX模型探究了器件结构及电路环境对SET波形的影响。结果表明,LET能量、栅极长度、轨电压和负载电容都会对SET波形脉宽及平台电流大小产生显著影响,说明了建立SET模拟波形时须综合考虑这些因素。 相似文献
9.
一个适用于模拟电路的深亚微米SOIMOSFET器件模型 总被引:1,自引:1,他引:0
从数值解源端和饱和点的表面电势出发 ,考虑模拟电路对 SOI MOSFET模型的一些基本要求如电荷守恒、器件源漏本征对称、各个工作区间连续并且高阶可导以及全耗尽和部分耗尽两种工作模式的转变 ,构建了一个能够满足这些要求的精确的器件模型 .同时包含了深亚微米 SOI MOSFET的一些二级效应如漏极诱生势垒降低效应 (DIBL )、速度饱和效应、自热效应等 .这个模型的参数相对较少并且精确连续 ,能够满足在模拟电路设计分析中的应用要求 相似文献
10.
11.
简要介绍了RTD(共振隧穿二极管)的微分负阻特性及其等效电路,通过对实际AlAs/InxGa1-xAs/GaAs双势垒共振隧穿结构I-V曲线拟合,得出RTD的Pspice等效电路模型参数。采用Pspice软件建立了RTD的等效电路模型,并对其微分负阻特性进行了仿真,仿真结果与测试结果基本吻合。利用所建立的模型,对RTD的基本应用电路:反相器、非门、与非门和或非门进行了仿真模拟。结果表明,该类电路能够正确实现其逻辑功能。最后,对基于RTD的振荡电路进行了仿真,仿真频率与实际测试频率处于同一数量级。由于实测电路寄生参数如串联电阻、电容等的影响,仿真结果与测试结果稍有出入。 相似文献
12.
13.
使用Atlas软件模拟了肖特基栅共振隧穿三极管。通过改变发射极长度、栅极金属和上层AlAs势垒的距离以及靠近AlAs势垒的GaAs层浓度,得到器件耗尽区边界以及所对应的I-V特性,由此分析和解释了器件结构参数对器件特性的影响,最后对器件在电路中的应用予以说明。 相似文献
14.
15.
16.
Robertson J. Ytterdal T. Peatman W.C.B. Tsai R.S. Brown E.R. Shur M. 《Electron Devices, IEEE Transactions on》1997,44(7):1033-1039
We describe compact and highly functional logic elements utilizing a two-dimensional (2-D) MESFET with a resonant tunneling diode load. The 2-D MESFET uses two lateral Schottky gate contacts to modulate the width of the 2-D electron gas layer. The novel contact geometry results in reduced gate capacitance, ultra-low-power performance, and the elimination of the Narrow Channel Effect (NCE) compared to conventional HFETs or MESFETs. The advantage of using an RTD as the load device is the reduction of the static power consumption at the logical high input level. We demonstrate low-power RTD/2-D MESFET inverter operation as well as compact NAND and NOR gates using a single RTD/2-D MESFET pair. We also present optimized inverter elements and estimate from SPICE simulations the power-delay products of RTD/2-D MESFET ring oscillators. Compared to recently reported values for CMOS on SOI, the RTD/2-D MESFET technology is expected to exhibit one order of magnitude less active power dissipation and a factor of 3 lower power-delay product 相似文献
17.
18.
A BiCMOS digital logic gate is analyzed for input voltages with a finite rise or fall time. A new gate delay model to account for the input slope is developed. A set of accurate yet simple closed-form delay expressions are derived for the first time in terms of the input signal slew rate as well as circuit and device parameters. SPICE simulations are used to verify the accuracy of the analytical delay model. The BiCMOS circuit is characterized in terms of the input slew rate, the fan-in, fan-out, and the circuit delay constants. The model can be incorporated in timing simulators and timing analyzers for BiCMOS ULSI circuit design 相似文献