基于Flash的CCD相机数据高速存储系统设计

针对光电经纬仪上的CCD相机产生的数据速度高、数据量大,提出了一种以FPGA为控制核心,固态存储器Flash为存储介质的高速、大容量存储阵列.FPGA对Flash存储器阵列的读写和擦除等进行时序控制,通过采用FIFO技术、并行扩展和流水线技术成功实现了用低速存储器Flash可靠存储高速实时数据的目的,存储完毕的数据可以通过USB接口和主机进行数据交换.     

基于FPGA与STM32的多通道数据采集系统

为了实现对水声信号的采集与存储,并针对声呐系统水下接收系统对多通道、高精度、低功耗、小体积的技术要求,设计了一种基于FPGA和STM32的工作通道数量和采样频率可变的多通道信号采集存储系统。该系统采用8块8通道24 bit高动态范围的Δ-Σ型ADC芯片ADS1278对多路模拟信号进行同步采集. FPGA作为采集时序及逻辑控制,读取并整理ADC芯片数据,写入内部一位大容量FIFO,并根据FIFO在实际应用中的特性增加相应的操作。SMT32单片机通过与FPGA的高速SPI接口,读取FIFO数据并检测数据检验位,最终将数据写入大容量SD卡中。经实验测试,该系统具有稳定可靠、配置方便、低功耗等特点,可以保证多通道数据的串行传输、存储准确无误。最多可同时对64路模拟信号进行实时采集存储,最高采样率20 kHz,系统总功率约为3 W,数据率最高可达100 Mb/s,完全满足水声采集系统的需求。     

基于优先级调度的高速大容量FIFO缓存设计

针对甚长基线干涉测量(very long baseline interferometry,VL-BI)数据采集记录系统对高速大容量先进先出(first in first out,FIFO)缓存的需求以及现有解决方案的不足,提出了一种基于优先级调度的高速大容量FIFO缓存设计方案:设计将同步动态随机存储器(synchronous dynamic random access memory,SDRAM)划分成环形缓存链,并依据提出的设计参考原则,合理分配任务量和设定优先级判据,通过任务号的管理,实现了一个标准的高速大容量异步FIFO缓存。性能测试结果表明,该设计融合了时分法和多体法的优点,面积开销小,实时性强,最高持续读写速度达680MB/s,容量利用率近100%。     

高可靠性OTP存储控制器

该文设计了一种OTP存储控制器电路,通过操作OTP存储器指令产生对应不同操作的接口时序,完成对OTP存储器的编程、读取、唤醒、复位、睡眠等操作。同时,在对OTP存储器编程操作中,针对OTP编程易出错的问题,设计了一种编程算法,即对OTP编程地址进行冗余处理,并在编程操作中对同一个地址多次施加脉冲电压,使编程至OTP存储器的数据的正确性急剧提高。嵌入编程算法电路实现了高可靠性的编程算法,有效地控制了OTP存储器的编程操作。因此,本该设计的高可靠性OTP存储控制器解决了访问存储器时容易出现编程错误的问题,提高了访问OTP存储器的可靠性。     

LabVIEW在步进电机测控系统中的应用

采用虚拟仪器技术,以光电编码器为传感器,设计了硬件基于USB接口数据采集卡、软件基于LabVIEW多通道同步数据采集和数据处理的步进电机测控系统。该系统实现了步进电机转速的测量和显示,而且可通过步进电机驱动脉冲频率实现对步进电机转速的控制。经运行,该系统工作稳定,硬件电路简单,成本低,能够实现对数据的存储和读取,适用于精密测控的广泛领域。     

基于PCI总线的100 MSps,256 MBit数据采集系统

为满足高速测试装置的需要,设计并实现了以同步动态存储器(SDRAM)为数据缓冲单元,复杂可编程器件(CPLD)为控制核心,PCI9030为PCI接口芯片的高速大容量数据采集系统．针对SDRAM存储器控制复杂的特点,采用自顶向下的模块化设计方法,并用EDA工具综合和仿真,实现了基于CPLD的SDRAM控制器．设计过程中,用同步状态机控制整个流程,实现了地址、数据、控制信号的可靠同步．采集系统的软件部分由驱动程序和应用程序构成,分别用DDK和VC 软件编写．实际测试结果表明,采集系统的最高采样频率可达100MHz,采样容量可达256MBit,有效位数为7．24,达到了预期的指标．     

一种实用的单片机高速数据采集系统

介绍一种由89C51单片机控制的高速数据采集系统.该系统的数据采集与存储完全由硬件实现,其采样频率由地址发生器、存储器和A/D转换器三者来决定,因而可实现高速数据采集.本文将从系统硬件和系统软件两个方面来讲解系统工作原理.     

数字示波表中的数据采集设计及插值算法

设计了一个基于CPLD的高速数据采集系统.该系统采用高速A/D转换器、双片高速FIFO芯片,实现了数字示波表中信号的不间断采样和存储,利用测频,分频技术生成FIFO的写入时钟,完成了冗余数据的滤除.并对数字示波表的波形重建技术进行了详细分析,通过仿真比较了线性插值和正弦插值算法对不同波形的恢复效果.     

数字示波表中的数据采集设计及插值算法

设计了一个基于CPLD的高速数据采集系统。该系统采用高速A/D转换器、双片高速FIFO芯片,实现了数字示波表中信号的不间断采样和存储,利用测频,分频技术生成FIFO的写入时钟,完成了冗余数据的滤除。并对数字示波表的波形重建技术进行了详细分析,通过仿真比较了线性插值和正弦插值算法对不同波形的恢复效果。     

A2800汽车发动机分析仪数据采集系统的设计及调试

本文为A2800汽车发动机分析仪设计数据采集系统,该系统具备自动、高速、大容量、实时采集等特点。文中提出了设计思路,即通过DSP芯片和CPLD相配合,采用乒乓存取方式,控制两片SRAM轮流存储和读取AD转换后的数据,使得DSP读取和处理采样数据过程中A/D仍能不间断地采样数据,同时DSP处理后的数据经由具有DMA功能的HPI口与上位机ARM平台交互,实现采集数据、预处理数据、上传数据的并行操作。本文应用硬件描述语言(VHDL)设计了CPLD逻辑结构,设计CPLD逻辑结构过程中对CPLD逻辑结构时序进行了仿真和分析,使用DSP的C语言完成了软件接口设计及调试,为应用层的软件开发提供了接口驱动程序。     

Design and Implementation of a High-Speed Multi-Channel Data Acquisition System

Generally,theradarexperimentaldatashouldbe storedforprocessingtoestimatewhetherthesystem designisreasonableandwhethertheperformanceob jectiveisachieved,whichmakeitnecessarytodevel opamulti channel,high speedandreal timedataac quisitionsystem(DAS).Thesystemhassuchtechnicaldifficultiesinde signandimplementationas:firstly,correctlogiccon trolandstricttimesequencematchingtothemulti sub systemareneeded;secondly,high speedand large storagesystemmustbedesigned;thirdly,the systemshouldhavetheabilityof…     

基于钟控传输门绝热逻辑电路的绝热FIFO设计

通过研究先进先出存储堆栈(FIFO)和钟控传输门绝热逻辑(CTGAL)电路工作原理及结构,提出了基于CTGAL电路的绝热FIFO设计方案.该方案运用绝热计算原理,基于晶体管级设计电路,有效避免了传统CMOS逻辑的FIFO必然遇到的亚稳态和异步信号处理等难题,实现了深度为16的基于CTGAL电路的绝热FIFO结构.HSPICE模拟结果表明,所设计的电路具有正确的逻辑功能,与基于有效电荷恢复逻辑（ECRL）的绝热FIFO相比较,电路平均功耗节省达71%.     

高性能四极质谱仪数据采集系统设计与实现

针对四极质谱的谱峰电流信号微弱并且快速变化的特点,设计了复合跨阻抗放大器、四阶低通模拟滤波器和逐次逼近式模数转换器来实现弱电流放大与数据采集系统,用现场可编程阵列逻辑实现了数据采集的实时同步控制和高速大容量数据缓冲等功能。通过分析增益和带宽对信噪比、半峰宽和信号强度等质谱峰参数的影响,选择了合适的增益和带宽。实验结果表明:在快速扫描时,30 kHz带宽满足谱峰带宽需求,提高了信噪比且不影响信号强度;提高增益能提高信噪比,当将增益由106V/A增大到108V/A时,半峰宽从0.52增加到0.6,当增益为109V/A时,由于放大器带宽变窄导致半峰宽增加到2以上。在慢速扫描时带宽需求较小,109V/A增益能提高信噪比和信号强度,并保持半峰宽为0.2。     

快速图像数据采集与显示控制器的设计

介绍了金属氧化物半导体图像传感器的基本格式,提出了一种基于可编程逻辑器件的高速数据采集方法,并采用Verilog设计了专用高速图像数据采集控制器,实现了大容量数据采集与存储功能,解决了通用处理器采集速率慢的瓶颈,并省掉了先进先出缓存器,减轻了处理器的运行开销,同时,利用软核NIOSII对图像进行处理和图像显示．实验表明,所提出的方法提高了图像数据采集的速率,并具有更高的灵活性．     

适用于DSP的视频信号数据采集电路设计

配合DSP实时处理要求设计了视频信号数据采集电路。介绍了转换速率高达20MSPS的A／D转换器原理及典型应用电路：根据A／D转换和DSP流水工作要求，采用双端口RAM作为数据缓存的共享存储器，并设计了双端口RAM两侧存储无冲突访问控制电路。给出了详实的数据采集电路，对电路的工作原理进行了阐述。     

基于网络的高精度数据采集卡设计

为了实现数据采集卡高精度和网络传输的要求,提出了一种基于网络的高精度数据采集卡的设计方法.硬件方面,采用ARM为主控CPU,扩展了网络接口芯片,实现了数据采集卡的网络接口功能;采用16位高精度AD转换器AD976,实现了高精确度数据采集的要求;采用FPGA内部逻辑控制AD转换器的时序和模拟开关的切换,并辅以扩展FIFO缓存采样数据的方法实现了8路模拟量的扫描测量,保证了模块的采样率;数字量测量采用光电隔离技术,保证了模块工作的可靠性;软件方面,设计了嵌入式Linux数据采集电路驱动程序和网络通信程序.实现了上位机通过网络接口对模拟量和数字量的采集功能.实际测试表明,数据采集卡采集精确度优于0.05%.     

异纤在线检测清除装置的设计

设计了一种异纤清除装置,不仅选用新型的照明光源和线阵CCD摄像机进行高速图像采集,还选用尤其适合复杂算法的数据处理芯片DM642进行异纤识别与定位.并且在FPGA内部设计了嵌入式缓冲FIFO,实现了与DM642进行无缝接口,解决了高速图像数据采集与实时数据处理的矛盾,提高了异纤识别率.该异纤清除装置现已成功应用于在某异纤清除项目中,异纤识别率在90%以上.     

基于CIM的仿真培训系统实时数据库的设计

针对仿真培训系统实时性的要求，在IEC 61970 CIM公共信息模型的基础上，通过在电力设备之间定义连接端的 方式实现设备连接建模，从而建立了集控站仿真培训系统的面向对象的数据模型.设计了一个常驻内存的实时面向对象数 据库系统（MMRT OODB），利用Windows NT操作系统内存管理技术，把整个数据库映射进虚拟存储空间，避免了数据结 构的转化.同时提出了内存映射、线程同步、数据一致性与并发控制等一些高性能MMRT 00DB的关键实现技术.结果表明 ，数据库常驻内存，采用一体化的单一级储存结构，并在客户端缓存数据，能使数据库系统性能得到很大的提高     

用DRAM、FPGA实现大容量FIFO存储器

介绍了一种实现大容量ＦＩＦＯ（ＦｉｒｓｔＩｎＦｉｒｓｔＯｕｔ）存储器的方法。采用先进的ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒａｙ）技术结合ＤＲＡＭ专用控制器件来实现控制逻辑，以动态存储器ＤＲＡＭ（ＤｙｎａｍｉｃＲＡＭ）为存储器件实现了４Ｍ字节ＦＩＦＯ。