超薄埋氧层FDSOI器件制备及其性能测试北大核心

全耗尽绝缘体上硅(FDSOI)器件具有出色的短沟道效应(SCE)控制能力等优势,是22 nm及以下的CMOS技术节点中的有力竞争者。为了研究减薄埋氧层(BOX)厚度对FDSOI器件性能和短沟道效应的影响,并进一步提高FDSOI器件的短沟道效应控制能力,制备了超薄BOX(UTB)FDSOI器件,并同时制备除BOX厚度外其余条件完全相同的145 nm厚BOX FDSOI对比器件。对制备的器件进行了电学性能测试,展示了两种器件的传输特性和转移特性曲线,并且对器件施加背栅偏压以研究其对器件性能的调制作用。测试结果显示,UTB FDSOI器件的关断电流I_(off)与145 nm厚BOX FDSOI器件相比降低了近50%,DIBL性能也得到了显著提升。此外,施加背栅偏压不仅可以更灵敏地调制FDSOI器件性能,而且可以有效地优化器件的短沟道效应。     

斜埋氧SOI LDMOS高压器件新结构

为了提高基于绝缘体上的硅(SOI)技术实现的横向扩散金属氧化物半导体器件(SOI LDMOS)的击穿电压,提出了斜埋氧SOI LDMOS(S SOI LDMOS)耐压新结构。当器件关断时,倾斜的埋氧层束缚了大量的空穴,在埋氧层上界面引入了高密度的正电荷,大大增强了埋氧层中的电场,从而提高了纵向耐压。另外,埋氧层的倾斜使器件漂移区厚度从源到漏线性增加,这就等效于漂移区采用了线性变掺杂,通过优化埋氧层倾斜度,可获得一个理想的表面电场分布,提高了器件的横向耐压。对器件耐压机理进行了理论分析与数值仿真,结果表明新结构在埋氧层厚度为1μm、漂移区长度为40μm时,即可获得600 V以上的击穿电压,其耐压比常规结构提高了3倍多。     

薄硅层阶梯埋氧PSOI高压器件新结构

基于介质电场增强ENDIF理论,提出了一种薄硅层阶梯埋氧型部分SOI(SBPSOI)高压器件结构。埋氧层阶梯处所引入的电荷不仅增强了埋层介质电场,而且对有源层中的电场进行调制,使电场优化分布,两者均提高器件的击穿电压。详细分析器件耐压与相关结构参数的关系,在埋氧层为2μm,耐压层为0.5μm时,其埋氧层电场提高到常规结构的1.5倍,击穿电压提高53.5%。同时,由于源极下硅窗口缓解SOI器件自热效应,使得在栅电压15V,漏电压30V时器件表面最高温度较常规SOI降低了34.76K。     

全耗尽SOI器件源/漏区抬升结构的形成（英文）

介绍了在全耗尽绝缘体上硅(FDSOI)结构上,通过在SOI表面外延生长形成金属氧化物半导体场效应晶体管(MOSFET)源/漏区抬升结构的方法。研究了不同的工艺参数对外延生长的影响,从而在合适的掺杂浓度下得到均匀的外延生长形貌。提出了两种新的途径来控制SOI的厚度:采用一种新的方法生长垫氧层,以及在源漏区外延生长前,在衬底外延生长硅薄膜层,从而补偿工艺导致的SOI损耗。这两种新的方法使SOI厚度增加了约5 nm。工艺优化后的FDSOI器件沟道厚度约为6 nm,源漏外延层厚度为20～30 nm。最后,阐述了外延成分对器件电学性能的影响。     

SOI和体硅MOSFET大信号非准静态效应比较研究

研究了全耗尽SOI、部分耗尽SOI和体硅NMOS器件中源、漏、栅和衬底电流的非准静态现象。研究表明,在相同的结构参数下,体硅器件的非准静态效应最强,PDSOI次之,FDSOI最弱。指出了沟道源、漏端反型时间和反型程度的不同是造成非准静态效应的内在原因。最后提出临界升压时间的概念,以此对非准静态效应进行定量表征,深入研究器件结构参数对非准静态效应的影响规律。结果显示,通过缩短沟道长度、降低沟道掺杂浓度、减小硅膜厚度和栅氧厚度、提高埋氧层厚度等手段,可以弱化SOI射频MOS器件中的非准静态效应。     

一种隐埋缓冲掺杂层高压SBD器件新结构

提出了一种新型隐埋缓冲掺杂层(IBBD)高压SBD器件,对其工作特性进行了理论分析和模拟仿真验证.与常规高压SBD相比,该IBBD-SBD在衬底上方引入隐埋缓冲掺杂层,将反向击穿点从常规结构的PN结保护环区域转移到肖特基势垒区域,提升了反向静电释放(ESD)能力和抗反向浪涌能力,提高了器件的可靠性.与现有表面缓冲掺杂层...     

高压SOI pLDMOS总剂量辐射致BV退化研究

对高压SOI pLDMOS器件总剂量辐射效应进行了研究。分析了不同偏置条件下器件击穿电压的退化机理,并使用TCAD在不同氧化层界面引入固定陷阱电荷,仿真了电离辐射总剂量效应。结果表明,总剂量辐射在FOX和BOX引入辐射陷阱电荷Q_BOX和Q_FOX。Q_FOX增加了漏极附近横向电场,降低了埋氧层电场,使击穿位置由体内转到表面,导致击穿电压退化。Q_BOX降低了埋氧层电场,降低了埋氧层压降,导致击穿电压退化。     

部分局域电荷槽SOI高压器件新结构

提出了部分局域电荷槽SOI(partial locating charge trench SOI,PTSOI)高压器件新结构.该结构在槽内产生随漏极电压变化的界面电荷,此电荷使埋氧层纵向电场从传统的3Esi,C升高到接近SiO2的临界击穿电场Esio2,c;另外,硅窗口将耗尽层引入衬底,因而提高了器件的击穿电压.同时,硅窗口的存在大大缓解了自热效应.借助二维器件仿真研究了器件的击穿特性和热特性.结果表明,漂移区厚2μm,埋氧层厚1μm的PTSOI耐压可达700V以上;对埋氧层厚1μm和3μm的PTSOI,其器件的最高温度分别比TSOI低6K和25K.     

部分局域电荷槽SOI高压器件新结构

提出了部分局域电荷槽SOI(partial locating charge trench SOI,PTSOI)高压器件新结构.该结构在槽内产生随漏极电压变化的界面电荷,此电荷使埋氧层纵向电场从传统的3Esi,C升高到接近SiO2的临界击穿电场Esio2,c;另外,硅窗口将耗尽层引入衬底,因而提高了器件的击穿电压.同时,硅窗口的存在大大缓解了自热效应.借助二维器件仿真研究了器件的击穿特性和热特性.结果表明,漂移区厚2μm,埋氧层厚1μm的PTSOI耐压可达700V以上;对埋氧层厚1μm和3μm的PTSOI,其器件的最高温度分别比TSOI低6K和25K.     

部分埋氧的超结Trench VDMOS的设计与研究

在原有的超结Trench VDMOS技术的基础上引入部分埋氧层，设计了一种新型的部分埋氧的抗辐照超结沟槽功率器件，在Sentaurus TCAD软件环境下，使用SDE和Sdevice仿真模拟，通过调节部分埋氧层的长度，埋氧深度以及厚度等参数，对其耐压，导通电阻，动态特性以及抗辐照能力进行仿真和分析，当埋氧层深度为0.8μｍ，埋氧层长度0.4μｍ，其耐压相对于传统的超结Trench VDMOS提高了10％，Vgate＝4.5Ｖ时Rdson为7.74E4Ωμｍ，器件抗辐照能力大大提高。     

GaAs功率MESFET输出线性度的改进

为了提高GaAs功率MESFET的输出线性度,器件有源层掺杂分布的改进是一种 有效的手段。本文探索了有源层掺杂分布与器件输出线性度之间的关系,提出了非均匀有源层掺杂分布模型。该模型将有源层划分成A,B两层,分别用N_dA(y)和N_dB(y)函数描述A,B层的掺杂分布,分布函数表示为: 结合GaAs FET分析模型,完成了有源层理论分布的计算、器件直流I—V特性的计算以及器件其它参数的计算,以便实现最佳的有源层掺杂分布。结果表明:双层尖峰型有源层掺杂分布是制造高输出线性度GaAs功率MESFET理想的掺杂分布。根据分析结果,在器件制造中用VPE生长方法获得了这种掺杂分布的外延材料,并设计制造了总栅宽为1200μm的GaAs功率FET。器件的直流I—V特性与理论分析结果相吻合,与均匀掺杂分布的器件相比较,实验器件的输出线性度得到了明显的改善,获得了良好的微波性能。微波性能测试结果为:     

DSOI结构开口尺寸对SOICMOS器件性能的影响

尽管可以通过对主要结构和工艺参数的优化找到缓解自加热效应的途径,但这种改变硅膜厚度和埋氧层厚度的办法在工艺上是较难实现的,因而解决SOICMOS器件中浮体效应和自加热效应要寻找其它新的方法,在沟道下方的隐埋氧化层中开一个窗口形成DSOI结构,空穴可以通过沟道区与衬底的电耦合传递出去,同时器件内部产生的热量也可以很容易通过沟道下方的硅通道泄散出去。本文重点研究埋氧开口尺寸大小对器件性能的影响,并得出了相关的结论。     

超薄层SOI高压LVD LDMOS耐压模型及特性研究

针对超薄层高压SOI线性变掺杂(Linear Varied Doping,LVD)LDMOS器件,进行了耐压模型和特性的研究。通过解泊松方程,得到超薄高压SOI LVD LDMOS的RESURF判据,有助于器件耐压和比导通电阻的设计与优化。通过对漂移区长度、厚度和剂量,以及n型缓冲层仿真优化,使器件耐压与比导通电阻的矛盾关系得到良好的改善。实验表明,超薄层高压SOI LVD LDMOS的耐压达到644 V,比导通电阻为24.1 Ω·mm²,击穿时埋氧层电场超过200 V/cm。     

栅缓冲层对4H碳化硅肖特基势垒场效应晶体管性能的影响

通过在栅极和沟道层间插入一层低掺杂的缓冲层研究了其对肖特基势垒场效应晶体管性能的影响。通过求解一维和二维泊松方程,得到了电流和小信号参数与缓冲层厚度和浓度的依赖关系。当缓冲层厚度为0.15μm时,计算了器件的直流和交流特性;同时仿真了器件的击穿特性。结果表明,电流随缓冲层厚度增加;击穿电压由125V增加到160V;截止频率由20GHz增加到27GHz。     

采用双层栅极场板结构的LDMOS器件优化设计

研究了一种N型50 V RFLDMOS器件的结构。该类型器件对击穿电压BV和导通电阻R_(DSon)等直流参数具有较高要求,一般采用具有两层场板的RESURF结构。通过Taurus TCAD仿真软件对器件最关键的两个部分即场板和N型轻掺杂漂移区进行优化设计,在提高器件击穿电压BV的同时,降低了其导通电阻R_(DSon)。最终仿真得到的击穿电压BV为118 V,导通电阻R_(DSon)为23?·mm。     

具有增强介质层电场的SJ-LDMOS

横向超结功率器件遭受衬底辅助耗尽效应,这破坏了超结的电荷平衡,降低了器件的耐压。本文研究了一种基于增强介质层电场的解决方法,以提高横向超结器件（SJ-LDMOS）的耐压。通过高密度的界面电荷增强埋氧层（BOX）的电场从而提高埋氧层的耐压,这可以削弱纵向电场对超结的影响,消除衬底辅助耗尽效应,促进超结电荷平衡。为了获得理想的线性电场增强效果,一种具有槽形埋氧层的超结器件（TBOX SJ-LDMOS）被提出。槽形埋氧层能根据纵向电场的大小自适应地收集空穴,在埋氧层表面形成近似线性的电荷分布,这促进了超结的电荷平衡,提高了SJ-LDMOS器件的耐压,并使其接近理想超结的耐压值。     

具有电阻场板的薄膜SOI-LDMOS的精确解析

介绍了一种对具有电阻场板的薄膜SOI-LDMOS的精确解析设计方法.在对电场分析的基础上,提出了新的电离率模型,并求出了电离率积分的准确路径,进而得到击穿电压、漂移区掺杂、漂移区长度与SOI硅层厚度、埋氧层厚度的关系.模拟结果表明,解析与模拟结果具有很好的一致性,而且设计的器件具有击穿电压大、比导通电阻极小的优点.该解析理论为在薄膜SOI材料上制作性能优良的高压功率器件提供了一个很好的参考.     

Super-High Breakdown Voltage (>1200V) SOI LDMOS with A Buried P-type Layer and A Thin BOX

为探索在薄埋氧层SOI衬底上实现超高耐压LDMOS的途径,提出了一种具有P埋层（BPL）的薄埋氧层SOI LDMOS结构,耐压1200V以上。该BPL SOI LDMOS在传统SOI LDMOS的埋氧层和N型漂移区之间引入了一个P型埋层。当器件正向截止时,N型漂移区与P埋层之间的反偏PN结将承担器件的绝大部分纵向压降。采用2维数值仿真工具Silvaco TCAD对BPL SOI LDMOS进行虚拟制造和器件仿真,结果表明该结构采用适当的参数既能实现1280V的耐压,将BOX层减薄到几百纳米以下又可以改善其热特性。     

具有电阻场板的薄膜SOI-LDMOS的精确解析

介绍了一种对具有电阻场板的薄膜SOI LDMOS的精确解析设计方法.在对电场分析的基础上,提出了新的电离率模型,并求出了电离率积分的准确路径,进而得到击穿电压、漂移区掺杂、漂移区长度与SOI硅层厚度、埋氧层厚度的关系.模拟结果表明,解析与模拟结果具有很好的一致性,而且设计的器件具有击穿电压大、比导通电阻极小的优点.该解析理论为在薄膜SOI材料上制作性能优良的高压功率器件提供了一个很好的参考     

一种RESURF效应增强的高压低阻槽型SOI LDMOS

本文提出一种RESURF效应增强（Enhanced RESURF Effect）的高压低阻SOI LDMOS（ER-LDMOS）新结构,并研究其工作机理。ER-LDMOS的主要特征是：漂移区中具有氧化物槽;氧化物槽靠近体区一侧具有P条;氧化物槽下方的N型漂移区中具有埋P层。首先,从体区延伸到氧化物槽底部的P条,不仅起到纵向结终端扩展的作用,而且具有纵向RESURF效果,此二者都优化体内电场分布且提高漂移区掺杂浓度;其次,埋P层在漂移区中形成triple RESURF效果,能够进一步优化体内电场并降低导通电阻;第三,漂移区中的氧化物槽沿纵向折叠漂移区,减小了器件元胞尺寸,进一步降低比导通电阻;第四,P条、埋P层、氧化物槽和埋氧层对N型漂移区形成多维耗尽作用,实现增强的RESURF效应,可达到提高漂移区掺杂浓度与优化电场分布的目的,从而降低导通电阻且提高器件耐压。仿真结果表明,在相同的器件尺寸参数下,与常规槽型SOI LDMOS相比,ER-LDMOS击穿电压提高67%,比导通电阻降低91%。