H.264/AVC视频编码标准中CAVLC解码器的设计

提出了一种应用于H.264/AVC的快速低功耗CAVLC解码器设计方法.对较复杂的几个模块进行了算法和结构上的优化,减少了占用的硬件资源,降低了实现复杂性.仿真结果表明:采用该方法设计的解码器可以正确解码每个变换块中的变换系数,且能在一个时钟周期解出一个句法,完全可以满足H.264视频实时解码的要求.     

北斗导航系统中的信道编码研究

针对卫星导航系统现代化的需求,采用高效的编译码技术有利于提高导航系统的工作性能与可靠性。研究了BCH码、卷积码和低密度奇偶校验码(LDPC)这3种常见的信道编码,对其编译码方案进行了简要介绍,仿真比较了其编码增益,对不同参数配置下编码性能进行了分析与比对。依据仿真结果,综合编译码复杂度、电文设计等需求,提出了适用于北斗RDSS系统现代化发展的信道编码的方案,为北斗系统信号体制设计提供了分析思路和设计参考。     

霍夫曼解码器的设计及在MP3解码中的应用

变长编码技术(VLC)是在图像、视频和音频数据压缩中应用的一项主要技术。本文主要讨论一种主要的变长编码技术——霍夫曼编码及其解码器的硬件实现方法。作为MP5解码器中一个重要的模块,霍夫曼解码器的实现方法关系到整个芯片的实时解码目标能否实现。我们采用平行解码的方式来实现设计,利用查找表(LUT)的方式在较短的时钟周期内完成一个码字的解码。     

FPGA实现IRIG-B(DC)码编码和解码的设计

为达到IRIG-B码与时间信号输入、输出的精确同步,采用现代化靶场的IRIG-B码编码和解码的原理,从工程的角度出发,提出了使用现场可编程门阵列(FPGA)来实现IRIG-B玛编码和解码的设计方案和体系结构,设计中会涉及到几个不同的时钟频率,FPGA对时钟的同步性具有灵活性、效率高、且功耗低,抗干扰性好的特点.结果表明,FPGA能够确保为从设备提供同源的时钟基准,使时钟与信号的延迟控制在200ns以内,从而得到了IRIG-B码与时间精确同步的效果.     

低功耗便携式数字音频广播收音机中AAC LC解码器的设计优化

针对目前数字音频广播(DAB)收音机中DSP软件AAC+解码器功耗大的问题,该文提出了低功耗AAC LC解码器的ASIC设计,以极低的硬件代价完成了最基本的DAB+节目解码,加入DAB解码芯片后巧妙地实现了DAB+和DAB两种不同标准的兼容。该文设计优化了反量化与IMDCT算法,使用了分时工作法,从而实现了低功耗。该设计的系统时钟为16.384 MHz,采用0.18 m CMOS工艺,功耗约为6.5 mW,并与DAB信道解码结合,通过了FPGA开发板上的实时验证,且完成了芯片的版图设计,芯片面积为14 mm2。     

北斗卫星导航系统误差分析与评估

北斗卫星导航系统误差主要包括与卫星相关的误差,信号传输过程中的误差和用户段的误差。这些因素可以造成卫星导航系统在使用的过程中无法及时对定位准确性进行有效警告,告警限值出现明显误差,甚至造成定位结果无法使用和完好性故障。按照空间信号接口规范, 利用广播星历,精密星历,原始电文和伪距计算出了卫星轨道误差,卫星钟差,电离层误差,对流层误差以及用户等效测距误差(UERE)。使用 Propak6 接收机接收机场附近的实测数据,对北斗导航系统的各项误差进行统计分析,为北斗导航系统应用到民航提供了重要依据。     

BOC调制信号研究

随着新一代导航系统一欧洲Galileo卫星导航系统的建设和美国GPS现代化研究的进展,新型的卫星导航信号结构成为关注的热点,尤其是新型的调制方式-BOC调制(Binary Offset Carrier)有利于降低信号问的互相干扰,改善定位性能,成为新一代GPS M码和Galileo导航系统的主要选择.本文重点讨论BOC调制信号的定义、功率谱密度、相关函数以及"峰值跳跃"的捕获方法.     

印度卫星导航系统发展及现状研究

介绍了印度 GPS 辅助型静地轨道增强导航系统(GAGAN)和印度区域卫星导航系统(IRNSS)的最新研究进展，重点介绍了 IRNSS 系统的体系结构、信号样式和导航电文，分析了 IRNSS 系统的能力，最后介绍了印度导航系统的发展计划。     

基于GPS导航系统的伪卫星信号发射器设计

伪卫星技术能够增强卫星导航定位精度,并能够进行单独定位。伪卫星信号发射器是实现伪卫星定位的基础,通过对伪卫星信号的研究,设计了基于GPS导航系统的单体伪卫星信号发射器,并对其性能进行测试。实验结果表明,设计的伪卫星信号发射器能够实时产生伪卫星信号,并且信号频谱与理论相符,能够被接收机捕获跟踪,满足实际使用需求。     

H.264解码器中CABAC硬件加速器的实现

在H.264解码器中,为了能够完成高清码流的实时解码任务,本文提出了一种CABAC硬件加速器的设计方案。通过采用高效率的状态机和流水线结构,该方案可在每1～3个时钟周期内完成1bit数据的解码。本设计在中芯国际0.18μm CMOS工艺标准单元库的基础上进行综合,硬件加速器面积为0.38mm2,工作时钟频率可达166MHz。     

JPEG解码器的软硬件协同设计

JPEG压缩标准已被广泛的应用于数码相机、图像网络传输等众多领域，实时处理对JPEG解码器提出了更高．的要求。本文设计出适合JPEG快速解码的嵌入式可重构32位DSP(Digital Signal Processing)，并基于此款DSP结构对JPEG解码器进行了系统和局部的优化。实际测试结果显示，相比传统的解码器，改进后的JPEG解码器平均解码周期降低了80％左右。     

基于门控时钟的低功耗CAVLC解码器设计

提出了一种应用于H.264／AVC的低功耗上下文自适应变长编码（CAVLC）解码器的设计方案。对各解码块和内部寄存器分别采用模块级和寄存器级的时钟门控,关闭空闲的时钟,降低了解码器的动态功耗。该设计采用0．25μm工艺,在100MHz时钟约束下,对门控后的解码器进行功耗分析,结果证明CAVLC解码器的功耗降低了65％。     

数字音频解码器的设计与分析

针对目前数字音频解码器不能对现有主流有线无线数字信号全部解码、信噪比不够等问题,通过蓝牙CSR8675、AK4113、PCM1795等硬件解码模块,设计制作集蓝牙、USB数字信号、数字同轴信号、数字平衡信号及数字光纤音频信号等于一体的解码器,一站式解决有线无线主流信号解码;通过串联稳压电源给解码器供电,减小电源纹波,提高信噪比;使用STC单片机实现数字音频解码器按键音源切换、显示等智能控制,具有较高的市场推广价值.     

CSR定位平台可与北斗系统同步运行

CSR公司日前宣布其SiRFstarV,SiRFprima及SiRFatlas定位平台现可接收并跟踪新近运行的北斗卫星导航系统(BDS)信号并获取位置数据,从而使用户不论在何处都可享受到最卓越的定位及导航性能。CSR定位平台与北斗卫星导航系统的可兼容性标志着CSR自此可支持当前所有的全球卫星导航系统(GNSS),且     

H.264中CAVLC解码器的设计与优化

为了提高CAVLC解码器的解码速率,提出了一种优化的CAVLC解码器结构,主要包括level解码模块和RunBefore解码模块。level解码模块采用伪并行的结构解码幅值,实现了半个周期解码一个幅值;采用RunBefore与level快速合并的方法,在RunBefore解码完成的同时形成残差系数。建立了该优化结构的RTL模型,并验证了其功能的正确性。利用Xilinx公司的ISE13.3对该设计进行综合,结果显示该设计可以支持1 080 p高清视频的实时解码。     

基于AD9361射频捷变收发器的GPS伪卫星设计

为了搭建用于室内定位的伪卫星室内定位系统,设计了一个伪卫星用于发射模拟GPS卫星定位信号。从伪卫星的硬件结构的角度详细说明了该伪卫星的各部分硬件组成以及相应的功能。该伪卫星使用了AD9361射频捷变收发器将时钟小数分频、数模转换、信号调制、上变频融为一体,简化了伪卫星的硬件结构。介绍了该伪卫星生成的信号的具体结构,采用时分多址（Time Division Multiple Access,TDMA）技术使得接收机接收伪卫星信号时不会被阻塞。利用示波器、频谱仪和嵌入式逻辑信号分析仪Signal Tap对伪卫星进行测试,包括时钟频率、伪码、BPSK调制、TDMA技术等,结果表明伪卫星工作正常,其信号能被ublox正常接收,可以利用其进行下一步伪卫星组网用于室内定位。     

基于FPGA的MPEG-4可变长解码器设计

本文讨论了一种高吞吐量流水方式构建的MPEG-4可变长解码器的设计与仿真结果。在这种解码器中，我们采用了基于PLA的并行解码算法，这种算法能够实现每个时钟解码一个码字。同时，为了提高解码的效率，降低操作的延迟，我们在设计中还引入了流水线操作方式、码表分割等技术，这些技术有利于并行操作的实现。在文章的最后一部分，我们给出了FPGA的仿真结果，结果显示这种结构的解码器完全能够满足MPEG-4的可变长数据的解码需求。     

一种新型视频解码器的结构设计与硬件实现

视频解码芯片是数字电视信号接收机的关键部件,文中介绍了一种新型视频解码器的结构设计与硬件实现,详细阐述了解码器的总体框架、主要模块的功能及结构.由模拟前端模块,实现模数变换功能,梳子滤波器完成亮度和色度信号的分离,CENRDE模块完成色彩增强,噪声去除.增强缩放器完成隔行到逐行的变换以及缩放功能,最后输出格式模块完成显示格式的转化.结果表明本结构和设计得到较好的解码效果.     

磁卡解码芯片中锁相环电路设计

为了产生一个与输入数据同步的脉冲作为磁卡解码芯片的时钟信号.设计了一种数字锁相环电路.该电路通过产生一个与输入数据周期有关的、具有特定宽度的脉冲信号来对输入信息进行处理.最终得到与输入同步的数据、时钟信号,用来控制芯片的工作;另外,该电路还具有纠错能力强,结构简单的优点.测试结果表明;加入该电路后,芯片的工作情况完全符合要求.     

一种新的多天线系统中的快速广义球形解码算法

该文提出了一种新的广义球形解码算法.与常规球形解码算法相比,它能够处理多输入多输出系统(MIMO)中发送天线M多于接收天线N的情形,并且其解码速度远大于已有的广义球形解码算法.其基本思想是将M维的传输信号矢量分成N-1和M-N+1维的子矢量xa和xb,通过一些简单地变换,就可以使用一个常规球形解码器来选取合适的xb,然后再利用另一个常规球形解码器来获得xa,从而得到整个传输信号矢量.仿真结果表明,这种新的快速广义球形解码算法(命名为双层球形解码算法)比现有的广义球形解码算法具有更低的复杂度.