一种基于新型片上变压器的数字隔离器设计

片上变压器是在硅片上制造的空心变压器,具有高耦合系数、低功耗和可集成性,与传统的隔离器相比,基于片上变压器的数字隔离器在功耗、体积、传输速率等方面具有明显优势。通过3D仿真方法研究了片上变压器的几何尺寸对变压器性能参数的影响,得到了优化后的片上变压器设计参数。采用自主开发的工艺流程流片,研制了片上变压器样片。同时,介绍了一种与片上变压器相匹配的编解码电路原理和设计方法,研制出磁偶数字隔离器芯片。测试结果表明,磁偶数字隔离器芯片耐压隔离能力超过3 500 V,可实现0～40 Mibit/s的低功耗数据隔离传输,延迟时间为20 ns,脉宽失真<3 ns,验证了片上变压器设计的正确性。     

四通道数字隔离器设计

片上变压器是使用MEMS技术制造的电感线圈。传统的隔离通讯设备采用的是分立式元件,体积大、功耗高并且不利于集成在同一个管壳内。片上变压器则可以克服传统隔离设备的缺点,具有高耦合系数、低功耗以及可集成等特性,在应用上具有非常明显的优势。基于片上变压器,设计了一款四通道数字隔离器,可以传输90 Mbps的数字信号,使用SMIC公司0.18μm BCD工艺作为流片工艺并成功流片。芯片工作范围为3~5 V,工作温度范围为-40~+125℃,传输延迟达到40 ns,数据传输速率为DC-90 Mbps。     

一种基于OOK调制的电容型数字隔离器

针对高速电容型数字隔离器在"低速"应用下的高电流消耗问题,基于TSMC 180nm BCD工艺设计了一种基于OOK调制的低静态功耗全差分数字隔离器结构.通过发送机的逻辑控制电路产生的三组开关信号及振荡器模块产生的载波信号,提出的结构实现了对输入信号的调制.在传输信号频率变化时,基于跨导线性环结构的中点电位偏置电路将差分信号的直流电压均稳定在VDD/2附近,从而有效避免接收端直流电平衰减造成的误码.经由前置放大器放大后,接收端信号通过双阈值比较器完成解调.PVT仿真表明,在输入电源电压3~5.5V范围内,均可实现最高10Mbps传输速率,典型传输延时为13ns;典型情况下静态功耗仅为1.3mA,在1Mbps及10Mbps速率下的典型动态功耗分别为4mA及4.8mA.此设计支持多通道扩展,可通过共享内部振荡器及偏置模块进一步减小单通道平均功耗;此外隔离器在最高10Mbps输入PRBS(Pseudo-Random Binary Sequence)码下仍可准确解码,证明了此结构具有较强的传输鲁棒性.     

德州仪器片上电容式数字隔离器

德州仪器（Texas Instruments）宣布推出系列高性能数字隔离器，该产品集成的片上电容可实现更快速的数据传输和更高的信号完整性，据称其抗磁干扰能力比现有电感式器件至少提高六倍，且功耗比高性能光学耦合器降低了60％。ISO721与ISO72lM具备高性能数据传输和电路保护功能，可实现高达560伏的工作电压隔离，     

基于脉冲变压器的总线式RS485隔离器

为简化总线式RS485隔离器的设计,提出基于脉冲变压器的总线式RS485隔离器的技术方案。该方案具有简单实用、无需电源、无需考虑数据流向、在有限范围内波特率自适应、底层用户群体易于理解和掌控等特点。给出了基本实验电路和脉冲变压器的主要设计依据。基于脉冲变压器的总线式RS485隔离器,尤其适合工业环境下半双工的A、B两线制RS485通信网的升级改造,其基本思想也适用于全双工的W、X、Y、Z四线制RS485/RS422通信网。     

数字隔离器结构分析技术研究

国产化替代的元器件,由于设计、结构、材料和工艺无法保证与进口元器件完全一致,这些方面的差异会直接影响元器件的固有可靠性,而通过结构分析技术,则可以在元器件设计环节准确的识别出这些潜在问题和缺陷。本文以进口ADUM1400和国产GL1400P数字隔离器为对象进行了结构分析,发现了相关影响可靠性的因素。     

基于片上变压器耦合的CMOS功率放大器设计

设计了一个2 GHz全集成的CMOS功率放大器(PA),该PA的匹配网络采用片上变压器实现,片上变压器用来实现单端信号和差分信号之间的转换和输入、输出端的阻抗匹配。采用ADS Momentum软件对片上变压器进行电磁仿真,在2 GHz频点,输入、级间和输出变压器的功率传输效率分别为74.2%,75.5%和78.4%。该PA基于TSMC 65 nm CMOS模型设计,采用Agilent ADS软件进行电路仿真,仿真结果表明:在2.5 V供电电压、2 GHz工作频率点,PA的输入、输出完全匹配到50Ω(S11=–22.4 d B、S22=–13.5 d B),功率增益为33.2 d B,最高输出功率达到23.4 d Bm,最高功率附加效率(PAE)达到35.3%,芯片面积仅为1.01 mm2。     

磁耦数字隔离器瞬态共模抑制性能的电路仿真方法

为解决磁耦数字隔离器的瞬态共模抑制(CMTI)不能准确测试的问题,研究了磁耦合数字隔离器瞬态共模抑制的测试及耦合机理。对耦合电阻、电容两个耦合参数进行了仿真验证,对仿真得到的器件输出波形进行抓取与分析,说明了电路中不同测试条件对仿真结果的影响。以ADI公司的典型磁耦数字隔离器ADUM1200型为例,采用小电容大电阻模型模拟实际耦合,分析并且明确了耦合电容大小状态,验证磁耦合数字隔离器瞬态共模抑制仿真方法是否具有一定的有效性。     

几种新型结构光纤隔离器

简要介绍了光纤隔离器的原理及其在光通信中的应用。着重分析讨论了几种新型光纤光隔离器的原理,结构及性 能。总结了光纤隔离器的发展现状,探讨了光纤隔离器的发展前景及方向。     

TI推出业界首款片上电容式数字隔离器

德州仪器（TI）宣布推出高性能数字隔离器，这些电容式隔离器其抗磁干扰能力比现有电感器器件至少提高六倍，且功耗较高性能光学耦合器降低了60％，非常适用于工厂自动化、过程控制以及数据采集系统等有干扰的高电压应用领域。     

高耦合系数层叠结构片上变压器的频率无关等效电路

针对高耦合系数层叠结构的片上变压器提出了一个新型2-Ⅱ集总元件等效电路模型.主要基于解析公式提取了该模型的元件参数.由于该模型中伞部元件取值均与工作频率无关,因此该模型完全可以用于射频集成电路设计中的时域瞬态仿真及噪声分析.为了验证该模型的精度,采用台湾半导体制造有限公司(TSMC)提供的0.13μm混合信号/射频CMOS工艺实际制作了一个高耦合系数层叠结构片上变压器,并使用Agilent E8363B矢量网络分析仪测量了其S参数.测量结果表明该模型在高于两倍自谐振频率范围内均能够与测试结果很好地符合.     

高耦合系数层叠结构片上变压器的频率无关等效电路

针对高耦合系数层叠结构的片上变压器提出了一个新型2-Ⅱ集总元件等效电路模型.主要基于解析公式提取了该模型的元件参数.由于该模型中伞部元件取值均与工作频率无关,因此该模型完全可以用于射频集成电路设计中的时域瞬态仿真及噪声分析.为了验证该模型的精度,采用台湾半导体制造有限公司(TSMC)提供的0.13μm混合信号/射频CMOS工艺实际制作了一个高耦合系数层叠结构片上变压器,并使用Agilent E8363B矢量网络分析仪测量了其S参数.测量结果表明该模型在高于两倍自谐振频率范围内均能够与测试结果很好地符合.     

一种基于JTAG的SoC片上调试系统的设计

基于SoC的硬件设计,提出了一种基于JTAG的SoC3片上调试系统的设计方法.该调试系统可设置多种工作模式,含有CPU核扫描链和片上总线扫描链.能硬件实现调试启动与停止、断点设置、单步执行及存储访问等调试功能.对外围IP模块调试诊断时,可绕开CPU核,通过片上总线扫描链直接进行读写访问.该调试系统对其他SoC的设计具有一定的参考价值.     

一种基于SystemC的片上网络辅助设计工具

提出了一种支持NoC建模与仿真的辅助设计工具,该工具基于SystemC设计,采用了混合精度的建模方式,支持周期级的NoC体系结构模型和随机流量模型,并且针对行为级应用建模提供了完善的支持,介绍了工具的实现方式及其支持的配置参数,详细阐述了基于进程网络模型的行为级应用建模、部署和协同仿真机制.     

一种新的声纹确认的片上系统

实现了一个高性能、低成本、低功耗的声纹确认片上系统（SOC）。系统核心算法采用基于高斯混合模型以及通用背景模型（GMM—UBM）建模的说话人确认算法,采用了Mel倒谱系数（MFCC）作为说话人特征。此SOC系统不仅可进行声纹确认,而且包含说话人模型的训练,可实时更新说话人的人数和模型。系统的平均EER达到了0．0342。     

一种用于片上网络的异步共享 FIFO设计

针对片上网络（NoC）,本文提出一种能被多个输入端口共享的新型异步FIFO结构。与传统 FIFO结构相比,共享FIFO能提高片上网络FIFO单元的利用率。实验结果表明,采用共享FIFO结构片上网络吞吐量和平均延时较传统FIFO结构片上网络有着明显改善。     

片上网络:新一代的片上系统结构

片上系统是使用共享或专用总线作为芯片的通信资源.由于这些总线具有一定的限制,因此扩展性较差,不能满足发展需求.在这种情况下,目前的片内互连结构将成为多核芯片的发展瓶颈.文章介绍了一种新型的片上体系结构(片上网络)来解决未来片上系统中总线所带来的不足.片上网络作为一种新的片上体系结构,可以解决片上系统设计中所带来的各种挑...     

一种高Q值高耦合叠层射频变压器的设计

采用TSMC0.13μm 1P6MCMOS工艺,设计了一种用于射频集成电路的高Q值、高耦合的叠层片上变压器.采用叠层差分结构,初级线圈和次级线圈上下完全重合,提高线圈的耦合效率及初次级线圈的品质因数Q.同时采用背硅刻蚀工艺改进衬底,减少衬底涡流损耗.研究了线圈直径d、宽度w和间距s对变压器性能的影响.应用安捷伦ADS ...     

一种基于BFT型拓扑结构片上网络低费用测试方法

随着集成电路制作工艺的进步,多核与众核系统是片上系统的发展趋势.传统的二维网格(2D-mesh)型拓扑结构通信效率低、功耗高和时延长等缺点变得越来越明显.本文首先分析对比了几种常用拓扑结构在多核与众核情况下的性能,进而采用布线复杂度较低、性能较好的蝴蝶型胖树(BFT)拓扑结构来解决片上系统的设计和测试问题.随后,本文针...