共查询到20条相似文献,搜索用时 15 毫秒
1.
AES作为广泛使用的高级数据加密标准,其密码算法的安全性取决于非线性部件S盒的密码特性。本文首先学习了AES算法的基本加解密过程,特别分析了AES49436算法采用的时空折衷的思想。然后从布尔函数出发,利用C语言实现了AES的S盒,推导和计算了S盒平衡性、非线性度等密码特性,说明AES抗差分和抗线性攻击的本质原因。最后利用拉格朗日插值法,拟合了S盒的代数表达式。结果表明AESS盒代数表达式项数过少,表达式比较简单,存在一定的安全隐患。 相似文献
2.
通过对AES算法S盒构造原理的研究,利用其中仿射变换的系数具有循环移位的周期性特点对电路结构进行改进,提出一种面积优化的AES算法S盒组合逻辑电路设计方法。该方法基于流水线技术,采用倍频复用的电路结构,较传统结构减少了逻辑资源的使用。经过EDA工具综合仿真和实际系统验证,该方法比Wolkerstorfer和Satoh的S盒有限域实现的硬件规模分别缩减了47.53%和41.49%,比Morioka的S盒真值表实现的硬件规模缩减了21.43%。该设计方案已成功用于一种基于FPGA实现的密码专用处理器设计中。 相似文献
3.
分组密码的安全性很大程度上取决于分组密码中唯一的非线性结构S盒。论文对AES的S盒的代数性质进行分析,采用布尔函数的方法,先得到S盒的真值表,再求解S盒的布尔函数表达式,根据布尔函数表达式计算得出S盒的平衡性、正交性、线性性、差分均匀性质、鲁棒性、非线性性等代数性质,说明AES的S盒的安全性。 相似文献
4.
为解决RISC微处理器实现S盒替换操作效率低下这一问题,提出一种通过设计S盒替换专用模块和指令进行指令扩展的方法,使得微处理器在执行S盒替换操作时具有较高性能.根据分组密码算法S盒替换的操作特征,设计支持8-32、8-8、6-4、4-4四种常用模式的S盒替换模块和操作指令,最后采用布尔函数的方法完成S盒替换模块的电路设计.用EDA软件进行验证,实验结果表明处理器能够正确执行S盒替换操作且能够显著提升性能. 相似文献
5.
求S盒布尔函数表达式的一种新算法 总被引:1,自引:0,他引:1
求分组密码S盒布尔函数表达式就是要确定表达式的各个系数。本文给出布尔函数表达式中通项的取值与输入值之间的关系,证明了表达式通项的系数可由已知系数来确定,从而设计出求S盒布尔函数表达式一种新的递归算法。算法只进行异或和内积运算,运算次数少,具有简洁、易于编程实现、准确而快速的特点。应用于DES获得与公开文献相符的结果,应用于AES首次求出其S盒的布尔函数表达式。 相似文献
6.
AES类S盒与Camellia类S盒的代数复杂度分析 总被引:1,自引:0,他引:1
S盒是很多分组密码算法唯一的非线性部件,它的密码学性质对分组密码的安全性至关重要。该文主要研究与有限域上逆变换仿射等价S盒的代数复杂度问题,利用有限域上的线性化多项式给出了两类S盒的最大代数复杂度,并得到了Camellia类S盒退化为AES类S盒的一个充分必要条件。 相似文献
7.
由于AES S盒代数式只有9项过于简单且仿射变换对周期和迭代输出周期过短的原因,提出了一种新的构造S盒的解决方法。该方法通过在有限域上利用拉格朗日插值公式完全展开的系数求解方法得出了S盒和逆S盒的代数式系数表。与AES S盒构造原理导出的代数式相比,该方法具有直观且简单通用的特性。MATLAB仿真结果显示,新S盒的构造时间最短。其仿射变换周期和迭代输出周期分别高达16和256。S盒和逆S盒的严格雪崩准则距离分别降为376和304。S盒的代数式项数提高到253项。表明新S盒具有更复杂的代数结构、较好的差分特性以及非线性,同时根据仿射变换次数和S盒的构造时间进一步说明新S盒的设计既简洁又高效。 相似文献
8.
9.
S盒是商用密码算法SM4中最耗时的一部分,因此构造高性能的S盒具有重要意义.为了显著减少SM4算法进行加解密运算的延时,我们引入了N维超立方体法构造S盒,在硬件电路的实现上,相比于传统S盒的查表法延时缩短6%,面积减少17%.此方法同时适用于其它对称加密算法中的S盒变换,具有可借鉴性. 相似文献
10.
Rijndael算法中S盒优化测试方法研究 总被引:1,自引:0,他引:1
文章首先说明了Rijndael算法中S盒的四种测试方法,包括差分、线性、雪崩和布尔表达式测试。使用有限域中30个最高次幂为8的不可约多项式利用MATLAB构造不同S盒,然后对这些S盒进行优化测试,发现它们在差分和线性测试上性能相似,在雪崩和布尔表达式测试方面的差别主要在稳定性和分布均匀性上,从这两方面得到了最优的S盒。 相似文献
11.
针对高级加密标准(AES)S-盒优化,提出了一种增强型延时感知公共项消除(CSE)算法.该算法能够在不同延时约束条件下优化多常数乘法运算电路,并给出从最小延时到最小面积全范围的面积-延时设计折中.采用该算法优化了基于冗余有限域算术的S盒实现电路,确定了延时最优、面积最优的两种S盒构造.实例优化结果表明所提出算法的优化效率高、优化结果整体延时小.所设计的S盒电路基于65nm CMOS工艺库综合,结果表明,对比于已有文献中S盒复合域实现电路,所提出面积最优S盒电路的面积-延时积最小,比目前最小面积与最短延时的S盒组合逻辑分别减少了17.58%和19.74%. 相似文献
12.
S盒(S-BOX)是高级加密标准AES(Advanced Encryption Standard)算法实现的关键模块之一。目前主要有两种实现方案:基于查找表或者基于有限域求解。前者占用了太多的芯片面积资源,而后者时延过长,论文着重介绍了Chih-Chung Lu等提出的一种优化设计方案[2],并用VerilogHDL设计了三种方案。实验表明,在面积大幅度减小的情况下该方案的时延只有少许增加,最后给出了各方案的实验结果和对比数据。 相似文献
13.
该文提出一种基于不可约多项式的Camellia算法S盒的代数表达式,并给出了该表达式8种不同的同构形式。然后,结合Camellia算法S盒的特点,基于理论证明给出一种基于多项式基的S盒优化方案,此方法省去了表达式中的部分线性操作。相对于同一种限定门的方案,在中芯国际(SMIC)130 nm工艺库中,该文方案减少了9.12%的电路面积;在SMIC 65 nm工艺库中,该文方案减少了8.31%的电路面积。最后,根据Camellia算法S盒设计中的计算冗余,给出了2类完全等价的有限域的表述形式,此等价形式将对Camellia算法S盒的优化产生积极影响。 相似文献
14.
针对高级加密标准(AES)S-盒优化,提出了一种新的多因子公共项消除(CSE)优化算法.多因子CSE算法通过对组合逻辑表达式中所含因子最多的公共项优先消除,以简化逻辑表达式,从而有效地减少S-盒电路结构中的GF(2^4)域乘法逆电路和映射矩阵电路的面积和时延.结果表明,多因子CSE算法具有计算速度快,优化效率高的特点.优化后的S-盒组合逻辑电路采用0.18μm CMOS工艺,设计出的S-盒面积-延时积比目前最小面积和最短延时的S-盒组合逻辑电路分别减少了10.32%和19.64%. 相似文献
15.
16.
分组密码是现代密码学的重要组成部分,而S盒又是分组密码中必不可少的非线性组件,为密码算法提供了很好的混淆作用.无论是传统分组密码中的S盒还是轻量级分组密码中的S盒都非常容易受到错误注入攻击.本文通过具有线性或非线性邻域函数的元胞自动机设计了一种可以检测两个字节错误并纠正一个字节错误的S盒,以抵抗错误注入攻击.对比Advanced Encryption Standard(AES)中的S盒,虽然密码性能有所下降,但是可以抵抗错误注入攻击.并且,本文还考虑了回旋镖均匀度这个密码安全性指标,用于衡量S盒抗回旋镖攻击的能力. 相似文献
17.
关于S—盒的布尔函数表达式 总被引:2,自引:0,他引:2
易训 《信息安全与通信保密》1995,(2)
提出一种求S—盒的布尔函数表达式的系统方法,并由此法推出了DES中所有S—盒的布尔函数表达式,根据这些布尔函数表达式又导出了DES中S—盒的几点简单性质。 相似文献
18.
本文借助有限域上的迹变换,证明了有限域GF(2n)上的幂双射xk的坐标函数的非零线性组合都线性等价,且等价变换共有2n-1个;证明了AES算法的S盒的坐标函数的非零线性组合都线性等价,且在添加0元后,本文构造的坐标函数的给定线性组合到其它线性组合的等价变换全体构成{0,1}<em>n同构的群.本文还给出了AES算法的S盒的最低坐标函数到其它坐标函数的等价变换,它们构成了等价变换群的一组基.本文还证明了Fuller J和Millan W构造的等价变换之和都不再是坐标函数的线性组合之间的等价变换. 相似文献
19.
该文对有限域的逆与仿射变换复合得到的动态S盒进行了研究。首先给出了动态S盒变换差分概率的刻画方法,并给出了动态S盒变换的差分对应是不可能差分对应的充分必要条件及不可能差分的个数。接着给出了动态S盒变换最大差分概率的上界及可达性。最后利用模拟实验的方法研究了由随机S盒来构造的动态S盒的差分性质。理论和实验分析都表明,这类动态S盒变换具有远好于单个S盒的差分特性。 相似文献
20.