低功耗低噪声正交压控振荡器设计

设计了一种用于WLAN 802.11 n收发机频率合成器的新颖低功耗、低相位噪声正交输出LC电压控制振荡器(QVCO)。电路设计中使用了Cadence IC5.033和ADS2004软件以及TSMC0.18μm CMOS工艺模型库,电路依靠并联的耦合支路相互作用使两个独立压控振荡器输出相位成正交,采用PMOS并联耦合支路和开关控制偏置两种新技术降低了VCO的相位噪声,其仿真结果为1 MHz频偏处-128.6 dBc/Hz和10 kHz频偏处-84 dBc/Hz。采用数字电容阵列提高了QVCO的频率调谐范围,QVCO的频率范围仿真结果为3.1 GHz~4.1 GHz。QVCO的电源电压为1.8 V,功耗17 mW。实现了低功耗正交输出压控振荡器,同时通过新颖的电路设计技术改善了相位噪声,改变了正交输出LC压控振荡器高噪声的传统观念,为今后在正交输出LC压控振荡器的设计提供了一些参考。     

2.4 GHz低相位误差低相位噪声CMOS QVCO设计

提出了一种新型的适用于锁相环频率合成器的正交压控振荡器(QVCO)结构,分析了QVCO的工作原理及其相位噪声性能.ADS仿真结果表明,电路工作在2.4 GHz、偏离中心频率600 kHz的情况下相位噪声为-115.4 dBc/Hz,在1.8 V电源下功耗仅为2.9 mW,输出信号的相位误差小于0.19°.结果还表明相对于目前流行的QVCO结构,提出的结构实现了低相位误差、低功耗、高FoM值.     

一种4.224GHz正交压控振荡器的设计

设计了一种应用于MB-OFDM UWB射频频率综合器的工作于4.224GHz的正交压控振荡器(QVCO),并采用0.18μm RF-CMOS工艺进行了设计实现.该Qvco通过改进结构能够得到更好的相位噪声.通过改变MOS变容管的接入方法实现了更好的压控增益线性度,并采用了新的低寄生电容、低导通电阻的数控电容阵列结构来补偿工艺变化带来的频率变化.测试结果表明,该QV-CO在4.224GHz附近的100kHz频偏处的相位噪声为-90.4dBc/Hz,1MHz频偏处的相位噪声为-116.7dBc/Hz,整个QVCO电路功耗为10.55mW,电源电压为1.8V.     

一种4.224GHz正交压控振荡器的设计

设计了一种应用于MB-OFDM UWB射频频率综合器的工作于4.224GHz的正交压控振荡器(QVCO),并采用0.18μm RF-CMOS工艺进行了设计实现.该Qvco通过改进结构能够得到更好的相位噪声.通过改变MOS变容管的接入方法实现了更好的压控增益线性度,并采用了新的低寄生电容、低导通电阻的数控电容阵列结构来补偿工艺变化带来的频率变化.测试结果表明,该QV-CO在4.224GHz附近的100kHz频偏处的相位噪声为-90.4dBc/Hz,1MHz频偏处的相位噪声为-116.7dBc/Hz,整个QVCO电路功耗为10.55mW,电源电压为1.8V.     

基于HBT工艺的高功率低相位噪声QVCO

基于Sanan 2 μm GaAs HBT工艺,提出了一种差分Colpitts结构的高功率低相位噪声正交压控振荡器(QVCO)。该QVCO采用四只环形连接的二极管,通过二次谐波反相作用,迫使压控振荡器基波正交。该QVCO比传统串并联晶体管耦合电路具有更高的输出功率和更低的相位噪声。仿真结果表明,该QVCO的调谐范围为12.98~14.05 GHz。振荡频率为13.51 GHz时,输出信号功率为12.557 dBm。相位噪声为-117.795 dBc/Hz @1 MHz。     

基于衬底注入技术的交叉耦合式QVCO设计

提出了一种基于衬底注入技术的正交压控振荡器(QVCO)。此QVCO的实现是基于两个电感电容压控振荡器的耦合作用,并没有任何额外的耦合器件。在相位噪声、正交相位误差、调谐范围以及功耗方面,对所提出的QVCO与传统的QVCO进行了比较。仿真表明:该QVCO在4.1 GHz处取得了0.62°的正交相位误差,采用标准的0.13 μm 互补金属氧化物半导体(CMOS)工艺对该QVCO进行流片实现,芯片面积为0.51 mm×0.87 mm。测试结果表明:在3.95 GHz处的相位误差为-118.5 dBc/ Hz@1 MHz,在0.5 V 电源电压供电下,消耗的功耗为0.41 mW,适用于低功耗需求场合。     

UHF RFID中低噪声正交压控振荡器设计

采用标准0.18μm RF CMOS工艺,设计了一种低相位噪声正交压控振荡器(QVCO)电路。该QVCO电路采用了两种新技术:分裂转换偏置与电容耦合技术。该电路不仅获得较好的相位噪声,还具有良好的相位误差。仿真结果表明,1.8V电压下,电路功耗为10.28mW。实现了848.1MHz~1.048GHz的调谐范围,输出频率为920MHz时,在频偏1MHz处,相位噪声为-127.5dBc/Hz,相位误差最小可达到0.01°。     

基于超谐波注入锁定的低相噪QVCO的设计

对基于注入锁定的正交压控振荡器(QVCO)电路进行了研究和分析,设计了一个低相位噪声、低相位误差的QVCO电路,该电路由两个电感电容压控振荡器(LC VCO)在正交相位进行超谐波耦合,通过一个频率倍增器在交叉耦合对的共模信号点注入同步信号.通过对相位误差公式的推导,提出了降低相位误差的方法,由于该电路在共模点采用二倍频取样,抑制了尾电流的闪烁噪声,降低了相位噪声.电路基于TSMC 0.18 μm互补金属氧化物半导体(CMOS)工艺实现,测试结果表明,当谐振频率从4.5 GHz调谐到4.9 GHz时,在电源电压为1.8V时,电路消耗功率为13 mW,1 MHz频偏处的单边带(SSB)相位噪声为-129.95 dBc/Hz,与传统的QVCO相比,噪声性能得到了改善.     

一种0.13微米CMOS工艺1.0V差分压控振荡器设计

本文实现了一种集成高品质因素片上电感的差分互补压控振荡器。该压控振荡器的谐振腔由片上电感和反型MOS电容并联组成。谐振腔的品质因素主要被片上电感性能所限制。通过优化设计以及采用单圈的拓扑结构,片上电感在6GHz仿真的品质因素可以达到35。本文提出的压控振荡器采用SMIC0.13微米工艺流片,芯片面积为1.0×0.8mm2。振荡器的频率范围为5.73GHz到6.35GHz。当振荡器中心频率为6.35GHz时,其功耗在1.0V电源电压时为2.55mA,1MHz频偏处相位噪声为-120.14dBc/Hz。该压控振荡器的FOM值达到-192.13dBc/Hz.     

一种2.4GHz正交输出频率综合器

介绍了一种用于bluetooth的基于0.35μm CMOS工艺的2.4GHz正交输出频率综合器的设计和实现.采用差分控制正交耦合压控振荡器实现I/Q信号的产生.为了降低应用成本,利用一个二阶环路滤波器以及一个单位增益跨导放大器来代替三阶环路滤波器.频率综合器的相位噪声为-106.15dBc/Hz@1MHz,带内相位噪声小于-70dBc/Hz,3.3V电源下频率综合器的功耗为13.5mA,芯片面积为1.3mm×0.8mm.     

一种2.4GHz正交输出频率综合器

介绍了一种用于bluetooth的基于0.35μm CMOS工艺的2.4GHz正交输出频率综合器的设计和实现.采用差分控制正交耦合压控振荡器实现I/Q信号的产生.为了降低应用成本,利用一个二阶环路滤波器以及一个单位增益跨导放大器来代替三阶环路滤波器.频率综合器的相位噪声为-106.15dBc/Hz@1MHz,带内相位噪声小于-70dBc/Hz,3.3V电源下频率综合器的功耗为13.5mA,芯片面积为1.3mm×0.8mm.     

一种2.4/3.2GHz正交锁相环的设计与实现

基于SMIC 65nm CMOS工艺,设计并实现了一款中心频率为2.4/3.2GHz的正交锁相环。该设计针对电源噪声,压控振荡器噪声等诸多问题进行了性能优化。经充分的仿真验证,锁相环的输出频率覆盖范围为2.14-3.97G Hz,正交VCO在1M Hz处的相位噪声为-106d B c,正交时钟相位误差仅0.5度,1.2V电压供压下功耗为20m W。     

超宽带无线收发机中的正交LC VCO设计

基于SMIC 0.18 μm CMOS工艺设计了一种可应用于MB-OFDM UWB无线收发机的宽带正交压控振荡器(QV-CO,Quadrature VCO).在研究VCO的相位噪声理论的基础上,采用了优化噪声的电路结构.此外,鉴于片上螺旋电感在VCO设计中的重要性,采用了一种快速选取工艺库螺旋电感的方法.仿真结果显示,QVCO的频率调谐范围为3.4～4.5 GHz,在1 MHz频率偏移处,相位噪声小于-119.6 dBc/Hz.在1.8 V电源电压下,电路总功耗为27 mw.     

一种2.4/3.2GHz正交锁相环的设计与实现

基于SMIC 65nm CMOS工艺,设计并实现了一款中心频率为2.4/3.2GHz的正交锁相环。该设计针对电源噪声,压控振荡器噪声等诸多问题进行了性能优化。经充分的仿真验证,锁相环的输出频率覆盖范围为2.14-3.97G Hz,正交VCO在1M Hz处的相位噪声为-106d B c,正交时钟相位误差仅0.5度,1.2V电压供压下功耗为20m W。     

宽带低相噪低杂散Σ-Δ小数分频频率综合器

采用65 nm CMOS工艺,设计了一种宽带低相噪低杂散的Σ-Δ小数分频频率综合器。该频率综合器采用3个压控振荡器以及可编程分频链路实现宽带输出,每个压控振荡器采用自适应衬底偏置技术以减小PVT变化的影响。可编程分频器采用重定时单元同步输出,降低了分频器的相位噪声。自动频率校准模块采用一个可对压控振荡器直接计数的结构,缩短了频率锁定时间。Σ-Δ调制器中采用了陷波滤波结构,降低了高频量化噪声。后仿真结果表明,1.2 V电源电压下,该频率综合器可输出正交信号的频率范围为0.2~6 GHz,输出频率为3.762 5 GHz时,相位噪声为-113.59 dBc/Hz @1 MHz,参考杂散为-59.3 dBc,功耗为91 mW。     

低相位噪声压控振荡器的设计及仿真

随着通信技术对射频收发机性能要求的提高,高性能压控振荡器已成为模拟集成电路设计、生产和实现的关键环节.针对压控振荡器设计过程中存在相位噪声这一核心问题,采用STMC 0.18μm CMOS工艺,提出了一种1.115GHz的电感电容压控振荡器电路,利用Cadence中的SpectreRF对电路进行仿真.仿真结果表明:在4~6V的电压调节范围内,压控振荡器的输出频率范围为1.114 69~1.115 38GHz,振荡频率为1.115GHz时,在偏离中心频率10kHz处、100kHz处以及1MHz处的相位噪声分别为-90.9dBc/Hz,-118.6dBc/Hz,-141.3dBc/Hz,以较窄的频率调节范围换取较好的相位噪声抑制,从而提高了压控振荡器的噪声性能.     

一种低功耗C类LC压控振荡器

采用SMIC 65 nm标准CMOS工艺,设计了一种新型的低功耗电容电感压控振荡器(LC VCO)。采用幅度监测负反馈技术,保证振荡器正常启动并且工作于C类工作状态,最大程度地增加输出摆幅。与常规C类电容电感压控振荡器不同,采用电流复用技术可以在保证性能不变的情况下使VCO的功耗下降50％。后仿真结果表明,在1.2 V电源电压下,该压控振荡器的功耗为1.1 mW,相位噪声为-123 dBc/Hz @1 MHz,FOM为190,振荡频率范围为2.3~2.6 GHz,可调谐范围为12%。     

适用于超宽带频率综合器的1.5 V 7.656 GHz正交输出锁相环

本论文实现了频率为7.656GHz全集成正交输出CMOS锁相环。该锁相环可以用作MB-OFDM超宽带频率综合器的一个基本模块。为了使环路快速稳定,该锁相环采用整数型结构,指定输入参考频率为66MHz,并且采用了一个宽带的正交压控振荡器,把两个交叉耦合LC压控振荡器通过底部串联耦合来产生正交载波。在0.18微米CMOS工艺和1.5V电源电压下,该锁相环消耗电流16mA（包含驱动电路）,测得相位噪声在1MHz频偏处为-109 dBc/Hz。其中测得正交压控振荡器的频率调谐范围为6.95GHz至8.73GHz。整个芯片的核心面积为1×0.5mm2。     

低功耗CMOS差分环形压控振荡器设计

提出了一个基于0.18μm标准CMOS工艺实现的四级差分环形压控振荡器.全差分环形压控振荡器采用带对称负载的差分延时单元.仿真结果表明,压控振荡器的频率范围在最坏情况为0.21～1.18GHz;偏离中心频率10MHz情况下,压控振荡器的相位噪声为-118.13dBc/Hz; 1.8V电源电压下,中心频率为600MHz时,压控振荡器的功耗仅有4.16mW;版图面积约为0.006mm2.可应用于锁相环和频率综合器设计中.     

60GHz宽调谐范围推—推压控振荡器设计

基于65nmCMOS工艺实现了60GHz推—推压控振荡器（VCO）设计。采用互补交叉耦合去尾电流源结构以降低相位噪声。压控振荡器输出包含两级缓冲放大器,第二级缓冲放大器偏置在截止区附近以增大二次谐波的输出功率。在1.2/0.8V电源电压下,压控振荡器核心和缓冲放大器分别消耗2.43mW和2.95mW。在偏离中心频率1MHz处相位噪声为-90.7dBc/Hz。输出功率为-2.92dBm。特别的,压控振荡器的调谐范围达到9.2GHz（15.3%）,与调谐范围相关的性能指标FOMT为-182.7dBc/Hz。该压控振荡器可应用于57GHz～64GHz开放频段超高速短距离无线通信。