GPS接收机相关器的电路设计

阐述了GPS相关器的工作原理并用Verilog硬件描述语言实现的GPS数字相关器的全部设计,它由控制接口模块和相关通道组成,并在Modelsim6．0下后仿真通过。该电路用Altera的FPGA实现,工作正常,性能可靠,完全可以达到GPS接收机的工作要求,并可以采用VLSI实现。     

基于FPGA的数字GPS多径实验平台

多径问题是影响GPS信号接收的主要干扰问题.通过研究GPS接收机的基本原理和实现方式,利用Xilinx公司的xc3s1000型号FPGA,设计一个仿真实验平台.针对多径处理的需要,使用Verilog HDL语言设计了运用反馈移位寄存器产生的C/A码序列及起始位置脉冲,移相、衰减、混合、AGC(自动增益控制)模块和码环积分相关器,解决了几个关键技术与问题,实现了数据的传送与存储.     

高动态BDS接收机测速精度分析及改进措施

基于高动态BDS接收机高精度测速的需求,介绍了实现接收机速度测量的多普勒获取方法,分析了高动态应用下的多普勒精度,将加加速度动态下载波环路带宽和观测量更新频率对多普勒误差的影响进行了仿真,提出了通过增加环路带宽和提高观测量更新频率来改善加加速度应力下的测速偏差的方法。应用自研的高动态BDS接收机,对速度、加速度和加加速度3种动态应力下的测速精度进行了测试验证。结果表明,BDS接收机能够在10 000 m/s速度、100 g加速度动态下实现0.05 m/s的测速精度,改善后在50 g/s加加速度动态下可实现0.2 m/s的测速精度。     

GPS软件接收机实时化设计与实现

提出了基于软相关的12通道GPS软件接收机实时化的改进方法,主要针对耗时较多的信号检测模块和相关器进行算法优化和程序优化,并给出了改进前后的实际运行结果和性能分析,表明了所提出的优化方法是行之有效的。采用这些方法改进之后,实现了12通道实时接收的GPS软件接收机。     

Galileo/GPS双模相关器IP核设计

导航定位接收机中的相关器设计是导航定位接收机设计的一个关键技术,而相关器的设计将发展为基于SoC应用的IP核的设计。阐述了导航定位相关器的工作原理和结构,对构成相关器的各个模块进行了分析,并对Galileo/GPS的导航信号进行分析。在此基础上,采用基于SoC应用的IP核设计方法对Galileo/GPS双模相关器IP核进行设计,并进行了仿真验证和分析,可方便地应用于导航定位接收基带SoC的设计中。     

GPS接收机载波跟踪环设计与分析

针对GPS接收机载波跟踪环环宽与跟踪的动态性能问题,在分析影响GPS信号动态性能的主要参数热噪声、晶振Allan相位噪声、晶振振动相位噪声和动态应力的基础上,通过对不同阶数的锁相环、锁频环跟踪门限分析与仿真,主要解决了如何设计GPS接收机的载波跟踪环路的带宽,并使系统性能达到最佳的问题,即使用环宽为18 Hz的二阶锁相环辅助环宽为10 Hz的三阶锁频环可以跟踪动态范围小于10 g、100 g/s的高动态信号。     

高动态接收机的关键问题研究

为检测高动态GPS(Global Positioning System)信号,需要设计码环及载波环的捕获与跟踪数字系统.在高动态下,在GPS信号的码跟踪和载波捕获与跟踪问题中最关键的是要解决在高加速度下的载波跟踪问题.主要讨论了在高动态下,结合GEC公司的十二通道相关器GP2021,载波跟踪环路的特性并在此基础上提出了一个新的方法来改善载波跟踪环路的性能.     

基于FPGA和ARM的GPS信号处理平台

介绍了GPS信号处理平台的具体实现.该平台采用GP2015芯片作为GPS接收机的射频前端,在FPGA上采用Verlog硬件描述语言实现GPS信号12通道相关器,采用基于ARM7核的微处理器实现GPS信号的基带处理,在上位机显示处理结果.最终测试结果表明该GPS信号处理平台成功实现了对GPS信号的捕获与跟踪,能够实时显示卫星方位与用户坐标,扩展性强,应用前景广阔.     

高动态GNSS接收机载波环性能评估与仿真

高动态GNSS接收机在航天和制导武器应用中越来越普遍,很多文献上都说明了接收机能够跟踪30 g,甚至更高动态的加速度,以及50 g/s以上的加加速度。从跟踪门限以及跟踪精度的角度出发,分析了各种跟踪环路的性能,找出了锁频环辅助锁相环的跟踪上界,并给出了二阶锁频环,三阶锁相环的各种噪声带宽下的理论下界,以及高动态GNSS接收机经常使用的辅助的三阶锁相环的仿真结果。所设计的跟踪环路已经在实际应用中得到使用,性能非常稳定,加速度能够达到50 g,加加速度达到60 g/s。     

高动态GPS接收机环路跟踪技术研究

为了解决加速度45g、加加速度10g/s的高动态环境下GPS信号的载波跟踪、码跟踪及其精度问题,提出了一种综合考虑动态和精度性能的载波环和码环优化设计方案,探讨了高动态情况下载波环和码环的结构设计及捕获转跟踪技术,分析了FLL/PLL/DLL环路的动态应力、暂态响应和鉴别器特性,总结了实用的控制策略和环路带宽。该方案经自主开发的软件接收机测试验证,可以在达到很高动态特性的同时满足一定的测距精度和定位精度要求。     

10Gbit/s甚短距离并行光传输模块与实验系统

介绍符合OIF-VSR4-03.0规范的10Gbit/s甚短距离(VSR)实验系统研究.该系统由16×622Mbit/s到4×2.488Gbit/s转换集成电路、自制12通道850nm垂直腔面发射激光器(VCSEL)并行光发射模块和商用12通道并行接收光模块构成.用一片FPGA实现转换芯片的全部功能,采用基于二分查找法的SDH STM-64/OC192 并行帧对齐及同步算法,大大提高了转换芯片的工作速度和节省了逻辑资源,自制12通道VCSEL并行发射模块工作速率达到12×2.488Gbit/s的设计指标.在SDH STM-64/OC192 10Gbit/s测试仪点到点的传输系统测试中,采用5米的12芯400MHz·km 62.5μm多模带状光纤互联,系统误码率低于1×10^-14.     

10Gbit/s甚短距离并行光传输模块研究

本文讨论了符合OIF-VSR4-01.0规范的10Gbit/s 甚短距离(VSR)并行光传输模块实验系统、转换集成电路、12通道850nm垂直腔面发射激光器(VCSEL)并行光发射模块、12通道并行光接收模块中的12通道前端放大电路的实现,并给出了系统测试方案和测试结果。测试结果表明,转换集成电路数字逻辑部分的全部功能用FPGA实现,研制的12通道并行光发射模块传输带宽达12?.244Gbit/s。在点到点的传输测试中,采用12芯400MHz-km 62.5靘多模带状光纤时,传输距离达302米,系统误码率低于1?0-13,12通道前端放大电路单路工作速率达1.25Gbit/s。     

GPS/北斗双模导航接收机捕获器硬件设计与优化

基于多普勒频移并行搜索捕获算法,设计了应用于GPS/北斗双模导航接收机的捕获电路。该设计以时分复用的方式捕获GPS和北斗信号来降低硬件面积。文中详细分析了GPS/北斗双模相关器模块和FFT模块的并行度架构。分析与仿真结果表明,所设计的电路在相关运算和FFT运算时间上达到平衡。对-125dBm至-140dBm的信号进行捕获测试,测得平均捕获时间小于5s。     

120Gbit/s甚短距离并行光模块的研制

基于12通道垂直腔面发射激光器(VCSEL)阵列和12通道PD探测器阵列,设计制作了120 Gbit/s甚短距离的12通道并行光发送模块和12通道并行光接收模块.基于电磁场、传输线理论的信号完整性设计,减小了通道间串扰;利用过孔模型分析和阻抗设计,解决信号反射问题;且通过减小金丝直连长度等手段增加了通道带宽.光模块单通道传输速率不小于10Gbit/s,12通道并行总传输速率高达120 Gbit/s.并行光模块具有高速率、高集成度以及低成本等特点,为短距离高速率并行光传输系统提供具竞争力的解决方案.     

GPS/BDS实时精密单点定位技术实现

为给各类用户提供高精度、高可靠定位、导航、授时等服务，设计了一款基于 ARM+FPGA 的 GPS/BDS 双模双频接收机，嵌入基于 GPS/BDS 双系统的实时精密单点定位软件。 简单介绍了接收机的硬件设计中的电源和射频模块，针对实时改正数差分龄期过大和 IODE 与广播星历不匹配造成实时 PPP 定位中断的问题，给出了相应解决办法。最后通过对实时 GPS/BDS 组合 PPP 长时间测试表明：静态条件下，水平方向偏差 RMS 为 2.1cm，高程方向偏差 RMS 值为 3.6cm；动态条件下，水平方向偏差 RMS 值为 12.6cm，高程方向偏差 RMS 值为 14.7cm。     

多星座卫星导航接收机跟踪通道结构改进

可用卫星数量的大幅增加使得传统的并行通道结构很难满足多星座卫星导航接收机的设计需求。为了减少电路规模和功耗,提出了一种通用的相关器跟踪结构,其可以跟踪GPS(Global Positioning System)/BDS(BeiDou Navigation Satellite System)/GLONASS(Global Navigation Satellite System)3种卫星信号。该电路通过预先存储中频数据、提高相关器工作频率的方法,充分利用了每个通道的效能。这种时分复用的电路改进方法可以实现大量等效并行通道。65 nm工艺下的实验结果表明,该结构在电路资源和功耗方面优于传统结构。FPGA(Field Programmable Gate Array)的验证结果进一步证明了该电路结构的有效性和正确性。     

GPS卫星导航接收机RF电路的设计

GPS卫星导航接收机主要由天线、RF电路、相关器和控制电路构成,其中,RF电路是GPS卫星导航接收机的关键组成部分.针对GPS卫星导航接收机的要求,介绍了其RF部分的电路设计和版图设计.采用TSMC 0.35 μm 3P3M SiGe BiCMOS工艺进行了流片.测试结果表明,电路工作频率1 575.42 MHz,接收灵敏度达到-130 dBm,满足GPS/GLONASS卫星导航兼容接收机的要求.     

一种GPS接收机数字通道相关器的设计

介绍一种GPS接收机中数字通道相关器的设计方法，并对其有关单元做了具体描述和分析，实践表明，基于这种方法实现的数字通道相关器在采用伪码扩频体制的领域中具有一定的代表性和较为广泛的适用性。     

Medium型Camera link视频光纤收发器设计

为了满足高清相机对光纤通道高带宽的要求,提出了一种基于FPGA的Medium型Camera link视频光纤传输方案.设计中利用DS90UH925Q/926Q芯片实现高速数据的串行/解串功能,FPGA中实现系统的总体控制以及对2路串行数据的光通道绑定.系统传输速率高达5.95Gb/s,误码率低于10-12,通道时延为250ns.     

基于SOPC实现扩频信号的捕获与跟踪

扩频信号的捕获与跟踪是扩频接收机进行定位解算的基础,提出了利用FPGA内的嵌入式软核Niosll在单片FPGA内实现扩频信号捕获与跟踪的设计方案.详细分析了该方案的匹配滤波器、相关器、载波跟踪环和码跟踪环设计和实现方法.给出了根据该设计对实时的GPS信号的捕获跟踪测试结果.结果表明,该设计能够实现对扩频信号的实时捕获与跟踪,相比利用FPGA+DSP方案实现扩频信号的捕获与跟踪,具有可重构性好,硬件开发难度低,接收机体积小等优点.