一种新型FSK解调算法在来电显示中的应用

来电显示的核心部分就是对来电显示信号即FSK信号的解调。现在常用的FSK解调算法主要是通过频谱分析进行解调,在解调精度上难以达到要求且计算量很大,所以本文介绍了一种新型FSK解调算法,该算法是基于最小均方差准则的线性预测检测算法,它利用FSK信号的高度相关性来检测FSK信号,通过比较线性预测残余信号的大小来检测FSK信号。实践表明该在算法能在极低的信噪比环境下快速准确的解调FSK信号,非常适用于来电显示。本文还介绍了TI公司的TMS320C5402 DSP芯片以及来电显示在该芯片上的实现。     

FSK制式来电显示的几种解码方式比较

主要探讨基于FSK制式的主叫号码来电显示的几种解码方式,详细介绍专用电路解调、锁相环解调和数字信号处理器(DSP)软件解调的识别方式,给出相应理论依据和实验数据,最后分析各种解码方式的优缺点.     

用TMS320C5402实现16路全双工来电显示

介绍了按照V.23建议,利用TMS320C5402实现16路全双工来电显示的原理、算法分析及软硬件设计.     

IP电话中来电显示的DSP实现

来电显示的关键部分就是对FSK信号的解调。本文介绍了一种新型FSK解调算法,该算法是基于最小均方差准则的线性预测算法,能够快速准确的解调FSK信号,非常适用于来电显示,并介绍了TI公司的TMS320VC5402 DSP芯片以及来电显示在该芯片上的实现。     

MFSK调制电路的FPGA设计与仿真

频移键控(FSK)是用不同频率的载波来传递数字信号,并用数字基带信号控制载波信号的频率。笔者提出了一种基于DDS(Digital Direct Synthesizer)技术的MFSK调制器的FPGA实现方案,并根据DSP开发工具DSP Builder的优点,采用VHDL文本与Simulink模型图相结合的方法进行了FPGA设计与仿真。仿真结果验证了设计的正确性及可行性。     

模拟电话来电显示功能的实现

在模拟用户话机上实现来电显示功能对交换机有一定的要求。目前,S12J型机已经实现了该功能,它是由ISVCE模块中DSPA板（DSPA－BBJA）的DMM固态软件来实现的。在呼叫处理中,若被叫用户具有显示主叫号码功能（CLIP）,则由ASSS通知ARTA对服务电路模块第二次选择,通过FSK倍号将主叫号码显示在被叫话机的液晶显示屏上。下面以H’421模块为例,归纳如下。亚修改ISVCE模块的类型及功能在E型机中,一个服务电路模块由TERA板、TCPB板以及两块MFF板和两块MFP板组成。每组MFF、MFP各有30套收发码器,以完成多频滤波和多…     

利用FPGA实现DSP功能

高新技术 美国ATMEL公司的FPGA/CPLD器件AT6000系列颇有独到之处,主要体现在利用独自开发的缓存逻辑(Cache·Logic)形成的动态内置系统编程ISP(In System Programming)技术。这种缓存逻辑通过FPGA及其相关的设计工具加工处理,可以确保系统在执行运算过程中,以SRAM为基础的FPGA内部的寄存器数据不丢失,而且可以动态地多次自由写入和改编其内部结构,也能开发自适应的数字信号处理器DSP硬件。通过利用缓     

基于ADPCM算法的语音录放系统优化设计与FPGA实现

介绍了自适应差分脉冲编码调制技术ADPCM的编解码原理和结构,利用硬件描述语言设计并仿真了IMA-ADPCM编解码器及相关电路,以完成语音的录放功能.通过优化编解码器的电路结构,使系统资源消耗减小了1/3.实验平台以Altera的FPGA开发板为基础,实现了语音的录放,语音回放效果达到预期目标.     

基于DDS与FPGA相结合的Ramped FSK调制方式的实现

在传统的FSK调制方式中,两个载波频率转换期间,已调信号存在相位和频率突变,造成系统频带利用率不高和信号频谱衰减太慢.用DDS进行标准FSK调制,可使其相位连续,但由于存在频率瞬间突变,在已调信号相位路径中将产生拐点,这仍使得信号频谱衰减过慢.本文提出的DDS与FPGA相结合的Ramped FSK调制方式中,通过DDS线性扫频使得频率瞬间突变转换成频率渐变,消除了已调信号相位路径中的拐点,使频谱主瓣以外衰减加快,进而满足通信系统对减小邻道辐射干扰的要求.     

基于FPGA的激光脉冲编码实现

激光脉冲编码作为半主动激光制导武器提高抗干扰性的重要手段,主要是通过增加编码位数和脉冲间隔时间值的方法实现。本文分析了激光脉冲编码的特点,提出一种基于FPGA利用verilog硬件编程语言实现的编码位数和脉冲间隔均可调的周期脉冲间隔编码设计方案;对该编码方案的硬件结构和编码流程作了详细的介绍;通过功能仿真和实验测试证明了该编码方案的可行性。     

基于FPGA的FSK信号的设计与实现

FSK在通信上有着广泛的应用,具有抗噪声性能好、可以异步传输、误码率低的优点。本文根据数字信号FSK调制的工作原理,在QuartusⅡ软件平台上应用VHDL进行编程仿真,进行了FSK调制的设计,并下载到FPGA芯片-CycloneⅡ EP2C35F672C8上进行了实现。     

基于FPGA的全数字FSK调制解调器设计

根据数字信号FSK调制和解调的工作原理,采用层次化、模块化方法设计了一种基于FPGA芯片的FSK调制解调器;用数字键控法实现了调制,用过零检测法实现了全数字解调。同时结合系统功能实现的需要,设计了伪随机序列(m序列)模块。整个设计基于ALTERA公司的QuartusⅡ开发平台,并用Cyclone系列FPGA实现。所设计的调制解调器具有体积小、功耗低、集成度高、软件可移植性强、扰干扰能力强的特点,符合未来通信技术设计的方向。     

基于DSP Builder的2FSK调制解调器设计

根据2FSK调制解调器的基本理论,采用DDS(直接数字合成)技术在不同频率信号的切换时能保持相位连续的优点来设计2FSK调制模型,采用自延迟解调法设计了2FSK的解调模型。然后利用Simulink下的DSP Builder工具箱搭建了这两个模型,并在Matlab/Simulink下对此模型进行了仿真,验证了模型的正确性。此设计可以简化2FSK调制解调器系统的硬件电路,提高系统的可靠性与灵活性,而且成本低、修改方便,对硬件理论知识要求不高,实现起来容易。     

基于FPGA+DSP的超分辨率成像系统设计

针对异型传像光纤束成像的算法结构,介绍了一种以TI公司高性能DSP(TMS320DM642)和Xilinx公司150万门级FPGA(XC3S1500)为核心处理器的超分辨率成像系统.在该系统中,作为系统核心的DSP承担目标图像合成算法,而FPGA则负责如图像格式转换等预处理工作.     

基于DSP和FPGA的高光谱图像处理系统设计

针对高光谱图像的处理系统需要具有数据吞吐率高、处理速度快及存储量大等特点,设计了一套以DSP和FPGA为核心处理器的嵌入式高光谱图像处理系统．系统采用USB接口10方式,选用TI公司TMS320C6000系列DSP和Altera公司的CycloneⅡ系列FPGA作为核心器件．首先给出了硬件实现总体框图,然后介绍了所采用的芯片,并详细叙述了FPGA周围电路的连接及系统工作原理,最后利用高光谱图像目标识别算法对系统加以验证．     

基于FPGA和DSP的数字激光告警系统的设计

论述了基于FPGA和DSP等数字处理技术的激光告警系统的设计思想,详细阐述了数字相关检测和信号识别电路的设计原理和软硬件的实现,同时给出了这种体制激光告警系统的性能优势．     

全姿态指引仪图形显示系统设计

在大屏幕信息综合化显示上,显示信息量和LCD像素点的增加要求系统具有很强的数据处理能力。为满足电子全姿态指引仪（EADI）对显示画面实时性的要求,采用了DSP＋FPGA主协处理器结构,根据EADI图形轮廓生成与区域填充算法的特点,对应用于硬件平台上的图形处理算法进行了设计与验证。同时针对系统的大数据量数据传输,使用DSP的主机接口（HPI）与FPGA直接连接,由FPGA内部Block RAM实现数据缓冲的方法,实现了大数据的快速传输。     

基于FPGA的数控振荡器的设计

NCO（数控振荡器）的目标是产生频率可变的正弦波样本,NCO采用全数字技术,具有分辨率高、频率转换时间快、相位噪声低等特点,将其应用于电子设备中可以大大简化系统、降低成本。本文首先探讨了NCO的工作原理及其核心组成部件,其次介绍了在FPGA中设计NCO的两种方法——基于verilog硬件描述语言的实现方法和基于DSP Builder模型的实现方法,最后使用Modelsim进行仿真,仿真结果表明,此两种方法都能实现NCO,但利用DSP Builder搭建模型进行设计更为简单、易用,并且设计者甚至可以在不懂硬件描述语言及其设计流程的情况下进行DSP应用系统的FP-GA开发。     

基于FPGA技术的高速信道编解码芯片的优化设计

综述了目前国内外运用现场可编程门阵列（Field Programmable Gate Array，FPGA）进行数字电视高速信道编解码芯片开发的技术现状和发展动向。对技术“瓶颈”进行了分析，依据RS码（Reed-Solomon code）、卷积（Coil Accumulation，CA）编码和Viterbi编码和FPGA开发等技术，设计开发了一种具备自主知识产权的数字电视高速信道编解码芯片。它属于一种全新功能的应用级数字编解码产品，既可作为单元电路应用于数字电视系统，也可为实现数字电视高速信号处理的片上集成系统（System on Chip，SOC）设计提供模块电路。     

基于DSP和FPGA的高速图像压缩系统设计

设计了一种以DSP(数字信号处理器)和FPGA(现场可编程门阵列)为核心的图像压缩系统.在处理速度上具有一定优势,能够完成基于DWT(离散小波变换)和EBCOT(优化截取的嵌入式块编码)图像压缩算法的实时图像压缩,且系统具有可重构性,能够容易地用来实现其他的图像处理算法.