具有分段P型埋层的Triple-RESURF LDMOS

提出了一种具有分段P型埋层的Triple-RESURF LDMOS(SETR LDMOS)。该结构将传统Triple-RESURF LDMOS(TR LDMOS)中均匀掺杂的P埋层漏端一侧做分段处理,使漂移区中P型杂质从源端到漏端呈现出近似阶梯掺杂的分布。这种优化能够平衡漏端底部剧烈的衬底辅助耗尽效应,提升器件的耐压性能;同时,器件正向导通状态下,对电流的传输路径也没有形成阻碍,能够维持较低的比导通电阻。流片结果表明,在漂移区长度均为65μm的情况下,SETR LDMOS的击穿电压能达到813 V,比传统TR LDMOS的击穿电压高51 V,且比导通电阻维持在7.3Ω·mm²。     

一种具有多电极结构的高压SOI LDMOS器件

针对传统高压功率器件的击穿电压与比导通电阻始终相互矛盾的问题,提出了一种具有多电极结构的高压SOI LDMOS器件。该结构在漂移区的上方引入多个电极,每个电极偏置在不同的电位,器件正常工作时的电子电流聚集于漂移区表面,提供了一个低阻的导电通道,从而降低了比导通电阻。在漂移区引入多个额外电场峰值,提高了器件的击穿电压。与传统结构相比,新结构能够将击穿电压从325 V提高到403 V,并且比导通电阻降低43%。     

一种超低比导通电阻的L型栅漏极LDMOS

提出了一种具有超低比导通电阻的L型栅漏极LDMOS器件。该器件在两个氧化槽中分别制作L型多晶硅槽栅。漏极n型重掺杂区向下延伸,与衬底表面重掺杂的n型埋层相接形成L型漏极。L型栅极不仅可以降低导通电阻,还具有纵向栅场板的特性,可有效改善表面电场分布,提高击穿电压。L型漏极为电流提供了低阻通路,降低了导通电阻。另外,氧化槽折叠漂移区使得在相同耐压下元胞尺寸及导通电阻减小。二维数值模拟软件分析表明,在漂移区长度为0.9 μm时,器件耐压达到83 V,比导通电阻仅为0.13 mΩ·cm²。     

RF LDMOS功率器件关键参数仿真

在RF LDMOS功率器件中,击穿电压、截止频率fT和导通电阻Ron是器件的关键参数,为提高这几个器件性能参数可采取的各种措施又往往是相互矛盾和相互制约的。文中研究了几个参数之间的关系和优化方案。现在RF LDMOS功率器件在向高工作电压、高输出功率、高可靠性以及脉冲应用等方向发展。所研制器件采用沟背面源结构,采用场板技术降低栅漏电容,采用多晶硅金属硅化物结构降低栅阻。研制结果表明,在漏源工作电压6V、频率520MHz、连续波的测试条件下,输出功率达到5.6W,增益大于12dB,效率大于55%。     

高压SOI LDMOS设计新技术——电场调制及电荷对局域场的屏蔽效应在高压SOI LDMOS设计中的应用

针对SOI基LDMOS结构的特殊性，结合高压器件中击穿电压和比导通电阻的矛盾关系，以作者设计的几种新型横向高压器件为例，说明了利用电场调制和电荷对局域场的屏蔽效应来优化设计新型SOI LDMOS的新技术；同时，指出了这种新技术较传统设计方法的优缺点。     

一种快速关断沟槽型SOI LDMOS器件

围绕降低沟槽型SOI LDMOS功率器件的优值,提出了一种新型多栅沟槽 SOI LDMOS器件(MG-TMOS)。与常规沟槽型SOI LDMOS(C-TMOS)器件相比,新型MG-TMOS器件在不牺牲击穿电压的同时,降低了器件开关切换时充放电的栅漏电荷和器件的比导通电阻。这是因为:1) 新型MG-TMOS器件沟槽里的保护栅将器件的栅漏电容转换为器件的栅源电容和漏源电容,大幅度降低了器件的栅漏电荷;2) 保护栅偏置电压的存在使得器件导通时会在沟槽底部形成一层低阻积累层,从而降低器件的导通电阻。仿真结果表明:该新型沟槽型SOI LDMOS器件的优值从常规器件的503.4 mΩ·nC下降到406.6 mΩ·nC,实现了器件的快速关断。     

一种新型鳍状栅极LDMOS功率器件的设计

本文设计了一种具有新型鳍状栅极结构的LDMOS功率开关器件(FG-LDMOS),该器件在导电沟道处纵向刻蚀一组浅沟槽,再经热氧化后填充作为场板的多晶硅。鳍状栅极结构在不改变器件尺寸情况下,增大了沟道的有效宽度,增强了场板效应。通过Silvaco TCAD仿真验证,结果表明FG-LDMOS较传统LDMOS具有更好的电学特性,如击穿电压提高了25％达到100 V,比导通电阻Ron.sp降低了25％至2.68 mΩ?cm2,品质因数FOM提高了94.5％到3.58 MW/cm2。此外该FG-LDMOS拥有优异的高频开关特性,其栅漏电容CGD降到了0.46×10-16 F/μm,跨导gm升至0.26 mS。     

RESURF LDMOS功率器件表面场分布和击穿电压的解析模型

提出了 RESURF L DMOS功率器件的表面电场分布和击穿电压的解析模型 .根据二维泊松方程的求解 ,得到了与器件参数和偏压相关的表面电场和电势分布解析表达式 .在此基础上 ,推出了为获得击穿电压和比导通电阻最好折中的优化条件 .该解析结果与半导体器件数值分析工具 MEDICI得到的数值分析结果和先前的实验数据基本一致 ,证明了解析模型的适用性     

RESURF LDMOS功率器件表面场分布和击穿电压的解析模型

提出了RESURF LDMOS功率器件的表面电场分布和击穿电压的解析模型.根据二维泊松方程的求解,得到了与器件参数和偏压相关的表面电场和电势分布解析表达式.在此基础上,推出了为获得击穿电压和比导通电阻最好折中的优化条件.该解析结果与半导体器件数值分析工具MEDICI得到的数值分析结果和先前的实验数据基本一致,证明了解析模型的适用性.     

具有L型栅极场板的双槽双栅绝缘体上硅器件新结构

为了降低绝缘体上硅（SOI）功率器件的比导通电阻,同时提高击穿电压,利用场板（FP）技术,提出了一种具有L型栅极场板的双槽双栅SOI器件新结构.在双槽结构的基础上,在氧化槽中形成第二栅极,并延伸形成L型栅极场板.漂移区引入的氧化槽折叠了漂移区长度,提高了击穿电压;对称的双栅结构形成双导电沟道,加宽了电流纵向传输面积,使比导通电阻显著降低;L型场板对漂移区电场进行重塑,使漂移区浓度大幅度增加,比导通电阻进一步降低.仿真结果表明：在保证最高优值条件下,相比传统SOI结构,器件尺寸相同时,新结构的击穿电压提高了123%,比导通电阻降低了32%;击穿电压相同时,新结构的比导通电阻降低了87.5%;相比双槽SOI结构,器件尺寸相同时,新结构不仅保持了双槽结构的高压特性,而且比导通电阻降低了46%.     

三端自由高压LDMOS器件设计

应用RESURF原理，设计了三端自由的高压LDMOS器件。采用虚拟制造技术，分析比较了多种结构，对器件结构进行了优化。设计了与常规CMOS兼容的高压器件结构的制造方法和工艺。采用虚拟制造，得到NMOS和PMOS虚拟器件，击穿电压分别为350V和320V。     

两层金属场极板高压LDMOS的优化设计

采用场极板结终端技术提高LDMOS击穿电压,借助二维器件仿真器MEDICI软件对基于体硅CMOS工艺500V高压的n-LDMOS器件结构和主要掺杂参数进行优化,确定漂移区的掺杂浓度(ND)、结深(Xj)和长度(LD)。对多晶硅场极板和两层金属场极板的结构参数进行模拟和分析,在不增加工艺复杂度的情况下,设计一种新型的具有两层金属场极板结构的500Vn-LDMOS。模拟结果表明,双层金属场极板结构比无金属场极板结构LDMOS的击穿电压提高了12%,而这两种结构LDMOS的比导通电阻(RS)基本一致。     

一款超高压LDMOS管的物理建模

借助二维数值模拟软件ATHENA和ATLAS,研究分析了一款耐压为700 V的外延型LDMOS管的工作特性.按其工作机制,提出了用一个MOST和两个JFET有源器件构建成可用于电路仿真的LDMOST宏模型,并在电路仿真器HSPICE上验证了该宏模型的正确性;证明了LDMOST输出曲线中的准饱和特性源自寄生JFET的自偏置效应;采用参数提取软件UTMOSTIII,提取了相应的参数;给出了该LDMOST开关延迟时间的表达式和相关模型参数的提取方法等.所得结论与实测结果基本吻合.     

一种适用于高低压电路单片集成的LDMOS器件

利用RESURF与场板结构结合的技术,设计了一种可以兼容低压BiCMOS工艺的LD-MOS器件。该器件的漂移区长度l≤60μm,就可实现600 V以上的耐压,适用于高低压单片集成电路芯片开发。基于一款荧光灯交流电子镇流器驱动芯片的高低压集成电路功能及其器件耐压要求,介绍了该LDMOS器件的结构和设计方法。采用ATHENA(工艺模拟)和ATLAS(器件模拟)工具,分析优化影响LDMOS器件耐压的关键参数;最后,对实际芯片的PCM器件参数进行了测试和分析。     

具有高压互连线的多区双RESURF LDMOS击穿特性

对600V以上级具有高压互连线的多区双RESURF LDMOS击穿特性进行了实验研究,并对器件进行了二维、三维仿真分析.利用多区P-top降场层的结终端扩展作用以及圆形结构曲率效应的影响,增强具有高压互连线的横向高压器件漂移区耗尽,从而降低高压互连线对器件耐压的影响.实验与仿真结果表明,器件的击穿电压随着互连线宽度的减小而增加,并与P-top降场层浓度存在强的依赖关系,三维仿真结果与实验结果较吻合,而二维仿真并不能较好反映具有高压互连线的高压器件击穿特性.在不增加掩模版数、采用额外工艺步骤的条件下,具有30μm高压互连线宽度的多区双RESURF LDMOS击穿电压实验值为640V.所设计的高压互连器件结构可用于电平位移、高压结隔离终端,满足高压领域的电路设计需要.     

具有高压互连线的多区双RESURF LDMOS击穿特性

对600V以上级具有高压互连线的多区双RESURF LDMOS击穿特性进行了实验研究,并对器件进行了二维、三维仿真分析.利用多区P-top降场层的结终端扩展作用以及圆形结构曲率效应的影响,增强具有高压互连线的横向高压器件漂移区耗尽,从而降低高压互连线对器件耐压的影响.实验与仿真结果表明,器件的击穿电压随着互连线宽度的减小而增加,并与P-top降场层浓度存在强的依赖关系,三维仿真结果与实验结果较吻合,而二维仿真并不能较好反映具有高压互连线的高压器件击穿特性.在不增加掩模版数、采用额外工艺步骤的条件下,具有30μm高压互连线宽度的多区双RESURF LDMOS击穿电压实验值为640V.所设计的高压互连器件结构可用于电平位移、高压结隔离终端,满足高压领域的电路设计需要.     

Double-RESURF结构高压LDMOS模型

建立了Double-RESURF结构高压LDMOS器件的MOS VCR(Voltage Control Re-sistance)电路模型。通过分析Double-RESURF LDMOS器件的结构与输入输出特性,得到漂移区电阻的解析式;借助泰勒展式,得到VCR的高阶压控模型,从而建立LDMOS器件的SPICE模型。该模型的解析解和数值解符合良好,而且体现出高压LDMOS的准饱和特性。模型的建立可以很好地指导LDMOS器件的工程应用。     

高压LDMOS场极板的分析与设计

场板是高压LDMOS中普遍使用的一种结终端技术,对单阶梯LDMOS场板的长度、其下方氧化层厚度以及场氧侵蚀厚度等参数进行了模拟和分析,在此基础上设计了一种新型体硅双阶梯场板LDMOS,并对其具体参数进行了细致的模拟和分析.模拟结果表明,双阶梯场板LDMOS的击穿电压比单阶梯场板LDMOS提高了15.3%,导通电阻降低了17.1%,电流驱动能力也提高了8.5%.     

单芯片大功率RFLDMOS晶体管设计与实验

传统射频LDMOS晶体管的源区采用重掺杂p+sinker结构,该结构会占据较大的芯片面积。文中采用槽型sinker结构,可将源区sinker面积减少1/3以上。通过流片实验,得到饱和电流为170 mA/mm、击穿电压120 V、截止频率和最大振荡频率分别为5.5 GHz和10 GHz的RF LDMOS器件。在50 V工作电压、1 090 MHz频点下栅宽345 mm单芯片器件的最大输出功率362 W,功率增益15.6 dB,漏极效率38.1%。     

600伏高压LDMOS的实现

综合利用RESURF技术、内场限环技术及双层浮空场板技术，充分降低高压LDMOS的表面电场，使用常规低压工艺，最终实现600伏高压LDMOS。本文介绍了此高压LDMOS的设计方法、器件结构、制造工艺和测试结果。