薄膜SOI／CMOS的SPICE电路模拟

鉴于ＳＰＩＣＥ是目前世界上广泛采用的通用电路模拟程序，具具有可扩展模型的灵活性，我们通过修改ＳＰＩＣＥ源程序把新器件模型－－ＳＯＩＭＯＳＦＥＴ模型移植入ＳＰＩＣＥ中，通过我们的模拟工作，证实了我们模型的正确性和电路实用性，分析了器件参数对ＳＯＩ／ＣＭＯＳ电路速率的影响，这些结论可以很好地指导电路设计和工艺实践。     

CMOS／SOI电路模拟与参数提取

ＳＯＩ－ＭＯＳＦＥＴ主要模型参数得一致的提取，因而该模型嵌入ＳＰＩＣＥ后能保证ＣＭＯＳ／ＳＯＩ电路的正确模拟工作，从ＣＭＯＳ／ＳＯＩ器件和环振电路的模拟结果和实验结果看，两者符合得较好，说明我们所采用的ＳＯＩ ＭＯＳＦＥＴ器件模型及其参数提取都是成功的。     

深亚微米薄膜CMOS／SOI电路的集成器件线路模拟

开发了适用于薄膜亚微米、深亚微米ＣＭＯＳ／ＳＯＩ电路的集成器件线路模拟软件，该模拟软件采用集成数值模型，将薄膜ＳＯＩ器件的数值模拟与电路模拟有机地结合在一起，实现了薄膜亚微米、深亚微米ＣＭＯＳ／ＳＯＩ电路的精确数值模拟，利用这一软件较为详细地分析了硅层厚度为５０￣４００ｎｍ、沟道长度为０．１５￣１．０ｕｍ的ＣＭＯＳ／ＳＯＩ环形振荡器电路，使我们对深亚微米薄膜ＣＭＯＳ／ＳＯＩ环振的特性及工作机理了较     

一种用于神经计算的竞争电路的设计

作为一种重要的神经元网络的竞争电路，以往的电路实现结构往往有电路复杂度大和相互联接过多的缺点，不利于ＶＬＳＩ实现。在ｒａｉｌ－ｔｏ－ｒａｉｌ放大器结构的基础上，提出了一咱新的ＣＭＯＳ电路实现方法，解决了这些问题。ＨＳＰＩＣＥ的模拟结果证明了设计的正确性。     

CMOS电路芯片ESD保护电路设计技术的发展

本文简要地回顾了ＣＭＯＳ电路芯片上ＥＳＤ保护电路设计技术发展概况，给出了在中小规模、大规模及超大规模各阶段的ＣＭＯＳ电路芯片上ＥＳＤ保护电路的主流技术，双寄生的ＳＣＲ结构ＶＬＳＩ ＣＭＯＳ芯片上ＥＳＤ保护电路的最新设计技术，就其ＥＳＤ保护原理、设计技术及取得的成果做了较详细分析和探讨。对于研制高密度、高速度的ＶＬＳＩ ＣＭＯＳ电路。开展高ＥＳＤ失效阈值电压，小几何尺寸及低ＲＣ延迟时间常数保护电路的     

薄膜全耗尽SOI门阵列电路设计与实现

在Ｄａｉｓｙ系统上设计出通用性强、使用方便的ＳＯＩ门阵列母版及门阵列电路，并采用１．５ｕｍＣＭＯＳ／ＳＯＩ工艺在薄膜全耗尽ＳＩＭＯＸ材料上得以实现，其中包括多种分频器电路和环形振荡器，环振可工作在２．５Ｖ，门延误时间在５Ｖ时为４３０ｐｓ。     

pH—ISFET器件及其电路的SPICE模拟方法

本文提出了用ＳＰＩＣＥ软件模拟ｐＨ－ＩＳＦＥＴ器件及其电路的方法。通过ＳＰＩＣＥ内部的ＭＯＳＦＥＴ参数和引入一些信号源来实现对ｐＨ－ＩＳＦＥＴ传感器及其电路的ｐＨ灵敏度关系，瞬态响应以及温度特性的模拟，所得结果与实验观测结果基本相符。     

SiGe与SOI：模拟／混合信号电路的先导技术

ＳｉＧｅ与ＳＯＩ：模拟／混合信号电路的先导技术亦然摘编在当今众多模拟／混合信号工艺技术中，又出现两种新兴技术。这就是正在崭露头角的硅－锗异质结双极晶体管（ＳｉＧｅＨＢＴ）工艺和已经在大多数先进的互补双极（ＣＢ）工艺中大显身手的绝缘体上硅（ＳＯＩ）技术...     

用于SDH系统的STM-64级别(10GHz)的时钟恢复电路

本文叙述基于０．１８μｍＣＭＯＳ工艺的１０ＧＨｚ时钟恢复电路的核心电路采用了辅以ＰＬＬ的注入同步窄带环形压控振荡器（ＩＳＮＲ－ＶＣＯ,ｉｎｊｅｃｔｉｏｎ－ｓｙｎｃｈｒｏｎｉｚｅｄ ｎａｒｒｏｗｂａｎｄ ｒｉｎｇ－ＶＣＯ）。模拟结果表明,该电路能够工作在１０ＧＨｚ频率上,注人信号峰值０．４２Ｖ时,同步范围可以达到３６０ＭＨｚ。     

半双工数据流向指示电路

假若在半双工数据传输网络 中监视串行数据，在把交织在一起的双向字符串分离之前，必须知道数据的传输方向。 在这种场合，如果协议尚未知，或者实时检测任何同步字符太复杂以至不可行，一种解决办法是用硬件确定数据方向。图１的电路可提取数据的方向信号，然后用此信号把串行数据送入适当的通道以便监控。图中的电阻器ＲＩ－Ｒ５值适合工作在ＣＭＯＳ／ＴＴＬ电平并成功地通过了最高９６００波特ＳｍａｒｔＣａｒｄ（ＩＳＯ７８１６）串行数据通信的测试。 电路工作如下：当数据方向是从Ｉ／Ｏ端口 ＡＮＩ／Ｏ端口 Ｂ时，假若传送逻辑１…     

一种12位开关电流型Σ-△调制器

开关电流电路（ＳＩ）是近年兴起的一种模拟电路。文中引用了新型的两步采样开关电流技术（Ｓ＾２Ｉ）,对该电路中减小时钟馈漏效应的几种方法进行了分析。利用差分平衡结构的Ｓ＾２Ｉ存储单元设计了平衡Ｓ＾２Ｉ积分器,并在此基础上设计出一种平衡差分结构的二阶∑－△调制器。该调制器能够完全与标准ＣＭＯＳ数字工艺兼容。利用标准１．２μｍ数字ＣＯＭＳ工艺的ＨＳＰＩＣＥ模型参数进行了分析,该电路信噪比达到７３．３ｄＢ,     

一种新的高性能开关电容排序电路

本文首次提出了一种高性能的开关电流型排序电路．它采用开关电流镜跟踪／保持输入信号，通过全对称的ＷＴＡ（Ｗｉｎｎｅｒ－Ｔａｋｅ－Ａｌ）电路网络求最大，最后分时输出排序结果．该电路结构简单、灵活，规模易扩展．ＰＳＰＩＣＥ模拟结果表明，该电路的输出电流相对于输入电流的偏差小，最大偏差为５μＡ；排序电路有较高的分辨精度，在５μＡ以内．由于采用开关电流技术，该电路完全同数字ＣＭＯＳ工艺相兼容，易于ＶＬＳＩ实现     

一种新的高性能开关电流排序电路

本文首次提出了一种高性能的开关电流型排序电路．它采用开关电流镜跟踪／保持输入信号，通过全对称的ＷＴＡ（Ｗｉｎｎｅｒ－Ｔａｋｅ－Ａｌ）电路网络求最大，最后分时输出排序结果．该电路结构简单、灵活，规模易扩展．ＰＳＰＩＣＥ模拟结果表明，该电路的输出电流相对于输入电流的偏差小，最大偏差为５μＡ；排序电路有较高的分辨精度，在５μＡ以内．由于采用开关电流技术，该电路完全同数字ＣＭＯＳ工艺相兼容，易于ＶＬＳＩ实现     

电视发射机的白峰限幅电路

本文概述了电视发射机白峰限幅电路的工作原理，对法国ＴＨＯＭＳＯＮ－ＬＧＴ型发射机的白峰限幅电路进行了简要分析并给出了调整方法。     

性能优良的混合双IGBT,MOSFET驱动器SKHI21／22

德国西门康（ＳＥＭＩＫＲＯＮ）公司生产的ＳＫＨＩ２１／２２混合双路ＩＧＢＴＭＯＳＦＥＴ驱动器具有先进的监控电路，可有效防止ＩＧＢＴ损坏，本文着重了介绍了其内部结构功能和部分典型参数。     

帧中继技术讲座——第三章帧中继技术基础(上)

帧中继网络提供永久虚电路（ＰＶＣ） 和交换虚电路（ＳＶＣ） 两种业务， 但目前已应用的帧中继网络中， 只采用ＰＶＣ 业务， 帧中继的基本功能是在ＯＳＩ第２ 层以简化的方式传送数据， 而纠错、重发流量控制等留给智能终端去处理；帧中继的带宽管理涉及虚电路带宽控制和网络容量配置； 帧中继的国际标准有ＩＴＵ－ Ｔ 标准、ＡＮＳＩ标准和帧中继论坛标准。     

高温薄膜SOI MOS器件硅膜厚度的设计考虑

根据薄膜ＳＯＩ ＭＯＳ器件的特点和高温应用的特殊考虑，采用计算机模拟技术，得出最大耗尽层宽度ｘｄｍａｘ和衬底掺杂浓度ＮＢ及温度Ｔ的关系曲线。研究结果表明，在常温下ｘｄｍａｘ随ＮＢ的增大而减小当ＮＢ一定时，ｘａｍａｘ随温度的升高而减小。因此，为满足薄膜器件的硅膜厚度ｄＳｉ小于ｘｄｍａｘ的条件及温度应用的特殊要求，高温薄膜ＳＯＩ ＭＯＳ器件ｄＳｉ的设计必须考虑ＮＢ和温度的综合影响。     

开关电流电路中的时钟馈入效应

本文采用ＭＯＳ开关的集总时变ＲＣ模型，对开关电流（ＳＩ）电路中的时钟馈入效应进行了详细的理论分析，导出了开关电流镜中钟馈电压和钟馈电流的表达式，从而揭示出了钟馈电压／电流与工艺参数、ＭＯＳ器件尺寸、时钟信号幅值及其下降沿斜率等之间的内在关系。用它可对ＳＩ电路中时钟馈入的影响进行快速预测。文中的理论分析与ＳＰＩＣＥ仿真结果相一致。所提供的结果对于设计高精度低功耗ＳＩ电路有应用价值。     

自对准硅化物CMOS／SOI技术研究

在ＣＭＯＳ／ＳＩＭＯＸＳＯＩ电路制作中引入了自对准钴（Ｃｏ）硅化物（ＳＡＬＩＣＩＤＥ）技术，研究了ＳＡＬＩＣＩＤＥ工艺对ＳＯＩＭＯＳＦＥＴ单管特性和ＣＭＯＳ／ＳＯＩ电路速度性能的影响．实验表明，采用ＳＡＬＩＣＩＤＥ技术能有效地减小ＭＯＳＦＥＴ栅、源、漏电极的寄生接触电阻和方块电阻，改善单管的输出特性，降低ＣＭＯＳ／ＳＯＩ环振电路门延迟时间，提高ＣＭＯＳ／ＳＯＩ电路的速度特性．     

自对准硅化物SOI／CMOS技术研究

在ＳＯＩ／ＣＭＯＳ电路制作中引入了自对准钴硅化物（ＳＡＬＩＣＩＤＥ）技术，研究了ＳＡＬＩＣＩＤＥ工艺对ＳＯＩ／ＭＯＳＦＥＴ单管特性和ＳＯＩ／ＣＭＯＳ电路速度性能的影响。实验表明，ＳＡＬＩＣＩＤＥ技术能有效地减小ＭＯＳＦＥＴ栅、源、漏电极的寄生接触电阻和薄层电阻，改善单管的输出特性，降低ＳＯＩ／ＣＭＯＳ环振电路门延迟时间，提高ＳＯＩ／ＣＭＯＳ电路的速度特性。