一种基于LLR软判决的LTE解映射简化算法

针对目前LTE解映射算法复杂度高的缺陷,提出了一种基于LLR软判决的LTE解映射简化算法SLLR。该算法旨在通过使用对数似然比进行软判决,以简化指数计算与对数计算为主,降低LTE解映射过程中计算的复杂度。通过对标准算法与简化算法的QAM调制方式产生的误码率、误块率进行仿真和比较,结果表明该SLLR简化算法性能良好,适用于LTE通信系统。     

DVB-S2中16APSK调制的一种简化LLR算法

针对DVB-S2中的16APSK调制,提出了一种在加性高斯白噪声下的简化对数似然比解调算法.结合LDPC码的仿真结果表明,和标准算法相比较,该算法大大降低了LLR计算的复杂度.而性能只有0.05 dB的损失.     

一种基于FPGA的OQPSK软解调简化算法

采用对数似然比 LLR 算法进行软解调不仅运算量大,而且比较耗费硬件资源,并不适合在可编程逻辑门阵列 FPGA 硬件平台实现。针对该问题,本文提出了一种最大值 MAX 软解调简化算法,该方法降低了 LLR 算法复杂度,并且对系统接收性能影响不大。最后利用 Matlab 进行 OQPSK 软解调仿真验证,测试结果表明该算法与传统算法相比性能损失非常小,适合应用于硬件平台实现。     

一种简化SVPWM算法仿真及其FPGA实现

空间矢量脉宽调制(SVPWM)算法在变频电源、电机控制等多种工程实践中应用很广泛.但传统的算法比较复杂,常需要用到乘除法或者是求根运算,不利于其数字化实现.鉴于此,文章依据基于调制函数的算法理论,作出了相应的Matlab仿真研究,并在FPGA上实现了该算法,完成了算法的仿真和实验,进一步验证了算法的简便性和正确性.     

一种基于折线逼近的对数似然比简化算法

针对16QAM信号的对数似然比计算,该文提出一种新颖的折线逼近简化算法,采用分段的折线逼近16QAM信号的对数似然比曲线,进而使用简单的线性运算替代原标准LLR算法中复杂的非线性运算,仿真结果表明,该算法可以理想地逼近标准LLR算法的计算结果,在BITCM系统中应用不会带来系统的性能折损。     

一种基于FPGA的BPSK调制研究

二相相移键控(BPSK)是指通过二进制基带信号对载波进行二相调制的方法,是信号处理的重要应用之一。针对FPGA系统速度快、灵活稳定、效率高等优点,在探究BPSK调制原理的基础上,与FPGA技术结合,搭建系统平台,使得测试仿真更加方便快捷。BPSK的调制原理被广泛地应用到现代通信中的各个领域,正是因为它在系统的仿真和分析过程中起着关键的作用,使得智能卡、蓝牙传输等相关技术应运而生。通过使用仿真工具Model Sim对调制信号进行仿真,可以清晰地看出仿真效果图。该研究原理通俗易懂,仿真调试部分也是简单易学,实现简单,扩展性强。     

一种余弦脉冲调制算法的FPGA实现

信号调制技术是决定中频信号发送的关键，高效的调制方法与优良的编码、交织器的级联构成的编码调制系统是现代通信系统的核心。本文在对余弦脉冲内插滤波器研究的基础上，对简单的BPSK调制方式的FPGA实现进行了验证。     

一种通用的高效软输出高阶解调算法

将多级调制时,映射到同一符号的不同比特具有不同可靠性的特性引入软输出高阶解调算法中,推导出一套简单易行的通用算法,使得在任何格雷映射方式下,都能够使用一组相同的两级递推公式计算比特软判决信息。提供了一种具有低复杂度的通用的高性能软输出高阶解调算法。     

SOVA算法对Viterbi算法的修正

在Viterbi算法中引入软值进行修正之后的算法称作SOVA算法(Soft Output Viterbi Algorithm)。SOVA算法在Viterbi算法的基础上,路径量度引入了比特先验信息,对每位译码比特以后验概率似然比的形式提供软输出,因而可提供更高的译码性能。特别,SOVA算法可用于级联码的迭代译码,采用Tuobo原理使不同分量码之间交换软信息,从而可显著提高这类码的纠错能力。     

Turbo-MIMO系统中一种基于部分后验概率的软检测算法

迭代树搜索(ITS)是一种有效的基于M-算法的软MIMO检测方案。然而ITS会遇到某些比特的对数似然比(LLR)无法确定的情况,虽可采用赋常数值方法(称为clipping)解决,但这会影响系统性能。为此,该文提出一种新的基于M-算法的软检测方案。该方案在树的每一级递推计算部分符号序列的后验概率,并基于此近似计算从第1级到该级的所有比特LLR,再采用M-算法保留部分符号序列延伸至下一级。该算法可确保每比特都可计算LLR,且能得到可靠性高的LLR值。考虑到某些比特LLR会多次计算,文中给出了算法的低复杂度实现。另外,该文还给出了一种计算符号序列后验概率的简单方法。最后,仿真结果表明所提算法相比ITS具有更好的性能,并使性能与复杂度达到较好的折中。     

基于FPGA的AES算法的实现

介绍了高级加密标准( AES,Advanced Encryption Standard)算法的原理,设计了一个能够实现初始密钥128位、192位和256位可选的AES加解密算法系统,以适应多种使用环境.实验结果表明了基于现场可编程门阵列(FPGA)可编程逻辑器件的实现方法提供了并行处理能力,达到设计所要求的处理性能基准.整个设计具有很强的实用性,运行稳定,且效果良好,可以被广泛应用于网络,文件等安全系统.     

简化UART功能的FPGA实现

提出了一种ARM FPGA结构系统中简化UART功能的FPGA实现方法，使用了状态机来描述接收器和发送器的基本功能，最后分别给出了一个串行数据帧长度的接收和发送的仿真结果。     

基于FPGA实现快速矩阵求逆算法

Cholesky分解是一种矩阵运算方法。相比传统的矩阵求逆算法,它能够大大简化矩阵求逆的运算量,提高实时性。因此,介绍Cholesky分解原理及方法,并根据这一特性,在FPGA中实现基于Cholesky分解的快速矩阵求逆算法。FPGA具有流水线设计的特点,能够进一步提高接收抗干扰处理的实时性。用Matlab对FPGA实现的各种矩阵规模数据进行仿真,根据仿真结果和FPGA实际资源选取最优的FPGA实现方案。     

基于FPGA的SFBC码译码算法实现

在分析空频分组码（SFBC）编译码算法的基础上,重点研究了译码算法的工程实现方法。为解决SFBC码译码器现场可编程门阵列（FPGA）实现时的复杂性高、占用资源多的问题,提出了一种基于FPGA的优化译码器结构和实现方案,有效减少了资源占有量,提高了处理速度,并在Xilinx的xc4vlx80芯片上实现了SFBC码译码器,通过时序仿真结果验证了译码结构的有效性和实用性。     

拉普拉斯算子的FPGA实现方法

为了能快速实现Laplacian算子高频增强功能,通过理论研究设计出该算子实现的硬件结构.提出一种调用仿真软件中宏功能块快速实现算法的硬件实现模式.详细介绍使用Quartus Ⅱ中Megafunctions宏功能模块库实现3×3模板Laplacian算子的过程.通过实验结果表明,用该方法实现的算子能够取得良好的滤波效果,且设计方便、有效,为相似功能模块的设计提供了新思路.     

基于CORDIC算法的复数除法器FPGA实现

在现代数字信号处理电路设计中,除法器有着广泛的应用。这里阐述一种复数除法器的设计思想和实现方法,引入CORDIC算法到复数的除法运算中,利用CORDIC旋转操作来代替乘、加法操作,然后采用双比特移位操作得到最终运算结果。经CORDIC旋转后数据最多只放大2位位宽,因此可以减少硬件实现中的器件迭代次数。经过FPGA验证结果表明,整个设计运算速度快、节省器件,并且计算精度高。     

Viterbi译码的FPGA免回溯实现

卷积码在多种通信领域中广泛应用,Viterbi译码是对卷积码的一种最大似然译码算法。随着卷积码约束度的增加,并行维特比译码所需的硬件资源呈指数增长,限制其硬件实现。介绍了一种串行译码结构的FPGA实现方案,在保证性能译码的前提下有效地节省资源。同时提出了充分利用FPGA的RAM存储单元的免回溯Viterbi解码实现算法,减少了译码时延,这种算法在串行和并行译码中都可以应用。     

AES密码算法的FPGA实现与仿真

通过对高级加密标准AES算法进行描述,给出了基于FPGA设计的具体设计流程和方法。采用多轮加密过程共用一个轮运算的顺序结构。由于文中的加密模块与解密模块采用相关且不同的初始密钥和不同的密钥扩展模块,结果加强了通信的安全性。采用16位并行总线数据结构,利用16位输入128输出的 FIFO 数据缓存器对输入数据进行缓存,从而完成数据的加解密。最后通过 ISE 13.1仿真验证了该算法设计的正确性。     

基于改进型Cordic算法数字下变频FPGA实现

提出了一种基于Cordic算法的数字下变频方法,阐述了Cordic算法的基本原理,为了提高运算速度和减小精度,文中重点叙述了改进型的Cordic算法原理,并通过原理进行了FPGA设计,最后给出了Quartus Ⅱ仿真结果,并在Matlab中得到了验证.