基于FPGA的高效数字下变频的设计与实现

介绍了一种基于软件无线电思想的高效数字下变频的实现方法,阐述了数字下变频中的数控振荡器、CIC滤波器、半带滤波器和低通滤波器的设计与实现.结合Matlab滤波器算法技术和在Quartus Ⅱ系统下仿真,改进了滤波器组结构和参数.仿真结果表明,基于FPGA设计的数字下变频能够满足多制式短波电台性能指标要求,并且减少硬件资...     

基于CORDIC算法的数字下变频

采用CORDIC算法设计实现数字下变频（DDC）。该设计方法克服了传统的数控振荡器（NCO）查找表（LUT）大的缺点,且该算法模块同时实现数控振荡器和混频器的功能,省去了2个硬件乘法器。这种方法能够有效地提高信号处理效率,减小硬件实现的代价,通过仿真证明了该方法的有效性和高效性。最终实现的下变频模块可以工作在200MHz的系统时钟之下,占用FPGA资源约9％。     

GSM-R直放站数字下变频的FPGA实现

数字下变频器（DDC,Digital Down Converter）是GSM-R直放站的重要组成部分,它将高速采样的数字中频信号下变频到基带,然后进行抽取,低通滤波。利用FPGA的芯片特性以及先进的软件分析和实现工具,实现了基于FPGA的数字下变频,重点研究了数字下变频器的数控振荡器NCO和多级滤波器的原理和硬件设计仿真,通过FPGA芯片Virtex-4XC4VSX35设计实现了适用于GSM-R直放站的数字下变频器,并对其进行了硬件仿真与验证,结果表明提出的方案正确可行,在工程应用中具有一定的参考价值。     

宽带数字下变频的采样率变换模块的FPGA实现

提出了一种改进的多相滤波方法,通过多相内插后的直接抽取,可完成宽带信号任意分数倍的采样率变换.经过分析,重采样造成的误差并不影响信号的质量.最后合理分配FPGA资源,在FPGA上实现了采样率变换模块.     

基于FPGA的数字下变频的设计与实现

数字下变频是中频信号处理系统中常用的技术手段,可在保证信号不失真的情况下有效降低采集信号的速率,便于后级处理器执行FFT等信号处理算法。提出一种基于FPGA的数字下变频方法,使用FPGA实现数控振荡器,产生正交的正、余弦样本信号,将采样的数字信号做正交化处理;实现级联积分梳状滤波器,合理抽取采样信号,降低信号频率;最后通过半带滤波器和FIR低通滤波器对整个信道进行整形滤波。充分发挥FPGA硬件并行化处理的优势,实现复杂的信号处理算法的高效执行,测试结果表明该方法可行有效,能够满足实际使用要求。     

基于CORDIC算法的数字下变频技术设计与实现

传统的基于查表法的数控振荡器耗费大量的FPGA片内资源。为了解决这一问题，提出了一种基于CORDIC（coordinate rotation digital compute，坐标旋转数值计算）算法的数控振荡器的设计方法，而且该算法使数控本振和数字混频两个功能合在一起完成，省去了两个乘法器。最后通过仿真证明了其有效性，具有较高的工程应用价值。     

一种改进的宽带数字下变频高效结构

该文首先分析了宽带数字下变频现有的高效结构能够实现高效性的根本原因及其存在的问题,接着通过公式推导求出新的实现方法：先抽取后滤波再用Goertzel滤波器实现混频过程直接获得同步调谐。通过与宽带数字下变频的一般结构和现有高效结构的比较,给出新结构的性能：对混频序列频点位置无任何限制、计算高效性、硬件复杂度适中。计算机仿真验证了新结构的有效性。     

宽带分数抽取数字下变频设计

在雷达宽带接收系统中,数字中频接收采样率的选择要受限于射频系统的整体设计架构,信号处理系统需要的基带信号数据率可能无法通过对采样信号进行整数抽取获得。针对宽带系统采样率高、数字下变频采用并行多相滤波算法结构、基带信号由多个并行支路组成的特点,以及FPGA处理速率的限制,宽带信号分数抽取运算通常只能采用并行多相方式实现。在宽带数字下变频并行多路基带信号的基础上,通过并行多相内插滤波和并行多相抽取滤波算法,不需要提高FPGA的处理时钟,实现对大带宽信号的分数抽取运算。     

一种高效宽带数字下变频器的设计与实现

针对雷达系统小型化和低功耗的应用需求,提出一种宽带雷达数字接收机中数字下变频器的设计方法.通过采用系统采样频率等于输入信号中心频率4倍的采样技术,结合混频器的特殊实现结构以及半带FIR滤波器抽头系数的特点,经过详细的理论推导后,给出该方法具体的硬件实现结构,能够显著降低数字下变频信号处理的复杂程度,有效减少对硬件逻辑资源,尤其是硬件乘法器的消耗.该方法在FPGA中实现时,与使用传统方法设计的数字下变频器相比,硬件逻辑资源消耗减少83.65%,功耗降低约110 mW.最后,设计实例结果验证了设计方法的正确性以及很好的工程实用性.     

用于宽带实时数字下变频的高效二次变频电路

提出一种高效二次变频结构,分两步将中频信号搬移至基带.首先,通过一种将混频器置于滤波器之后的多相滤波宽带数字下变频结构将中频信号搬移至基带附近.然后通过传统的正交混频将信号搬移至基带,能节省滤波器资源,有效地降低采样率和数据处理速率,解决超宽带数字中频处理的难题.最后通过仿真和实验验证结构的正确性.     

短波通信试验中信道模拟器技术研究

短波通信试验中,涉及地域广、试验次数多、经费消耗大,采用模拟试验技术是有效的解决途径。首先介绍宽带短波信道模拟器在短波通信试验中的地位,然后说明了宽带短波信道的建模技术和模拟器各功能模块的实现方法,最后阐述了宽带短波信道模拟器在短波通信试验中的具体应用。该技术可应用于短波电台鉴定试验,对缩短研制周期,节省研制费用有重要意义。     

一种话音带宽的短波信道模拟器的设计与实现

文中介绍了话音带宽条件下一种基于 DSP 平台的短波信道模拟器的设计与实现,该模拟器采用Watterson 模型,不仅可以模拟短波信道的主要特点,如多径传输、瑞利衰落、多普勒频移等,而且实现了对传输信号的全数字化实时处理。     

宽带雷达接收机数字下变频技术研究

数字下变频（Digital Down Conversion,DDC）是宽带雷达中频接收机的关键技术之一,传统DDC实现方法在现有FPGA上无法满足带宽和滤波器精度对硬件资源的要求.针对这一问题,提出了一种数字下变频结构优化方法,给出了分布算法实现FIR滤波器的结构,研制出了一种最优化免混频数字下变频器,并已经成功应用于某宽带雷达系统.     

变带宽宽带数字下变频器的设计及其FPGA实现

针对宽带数字接收系统要求处理带宽可变和高度抑制干扰的特点,从传统的基于多相结构的宽带DDC出发,引入窄带DDC中整形滤波的概念,设计了带宽可变、阻带抑制高的变带宽宽带DDC,且在FPGA上实现并验证了其设计的有效性。     

基于GC5016的短波收发机数字上下变频设计

鉴于传统中频数字化短波收发机性能及复杂度受模拟前端电路制约,介绍了射频直接低通采样的数字化处理方案,其中GC5016用于数字上下变频,重点对GC5016中的级联积分梳状滤波器(CIC)和可编程有限冲激响应滤波器(PFIR)的联合设计进行了仿真研究和硬件验证.该数字上下变频的带外抑制达100 dB,带内平坦度控制在0.1dB,完全满足射频数字化收发机的设计要求.     

基于FPGA的高斯白噪声信道模拟器设计

信道模拟器在无线和水声通信领域中的应用具有非常重要的意义。对信道模拟器进行不同程序的配置,在物理上可以直接模拟不同环境下信号的传播过程。本文对高斯白噪声的理论进行了推导,给出其产生的方法和步骤,在此基础上设计出基于FPGA的信号处理流程。通过对不同SNR条件下输出信号的对比,验证了该方法的可行性。     

基于FPGA的雷达数字接收机设计与实现

现代雷达系统对接收机提出了更高的要求,数字接收机技术是实现高精度宽带雷达接收系统的一种有效途径.文中研究了数字接收机的相关理论和技术,介绍了数字下变频,数控振荡器、级联积分梳状滤波器和抽取.给出了一种基于FPGA的数字接收机实现方案,进行了分析和仿真,给出了测试结果.     

基于ITS信道模型的HF信道模拟器的实现

提出了一种基于ITS短波信道模型的HF信道模拟器的实现方法,并给出了线性调频信号通过HF信道模拟器后频域的MATLAB仿真结果。信号通过信道后产生的时延展宽、多普勒频移和多普勒展宽都是利用现场可编程逻辑门阵列来实现。电离层参数是利用三维射线追踪技术根据选定的电离层模型得到。这种HF信道模拟器适用于高达500kHz带宽的信号。利用这种HF信道模拟器,实现了在实验室研究探测信号经过HF信道传输的特性的可能。