基于IP核FIR滤波器的设计与FPGA实现

介绍了一种基于Altera公司IP核进行FIR数字滤波器的参数设计及在FPGA中的快速实现方法。为了达到FIR滤波器的性能要求,介绍了Matlab和IP核中信道冲激响应的阶数和时域系数的设计方法。编程实现了时域卷积运算,并给出了冲激响应和输入数据比特量化的方法和结果。为验证FIR滤波器设计的正确性,分别给出了Matlab和Model Sim中FIR低通滤波器的仿真输入波形和滤波输出波形。仿真结果表明,设计的滤波器通带信号完整,阻带滤波性能良好,该方法具有较好地适用性。     

基于FPGA和Matlab的IP核设计方法

为了简化IP核的设计过程,本文介绍了一种基于FPGA的中值滤波算法的IP核实现方法.针对FPGA 的特点对实现方法进行了研究,从而简化了复杂算法的IP核设计问题.实验结果表明,该IP核设计方法具有设计周期短,可靠性高等特点.     

基于FPGA数字音频嵌入的IP核设计

针对视频与音频播放不同步的问题,提出了一种基于FPGA的数字音频的嵌入的IP核设计方案,并给出了VHDL代码实现及时序仿真波形.实践证明基于FPGA的数字音频的嵌入的IP核设计不仅较好解决了视、音频延时问题,而且系统灵活可靠,代码可以重复利用,大大降低了重复购买专用芯片的应用成本.     

MC8051单片机IP核的FPGA实现与应用

分析了与标准8051 MCU兼容的MC8051 IP核结构原理与设计层次,详细论述了MC8051 IP核的FPGA实现与应用方法.通过试验验证,其性能比标准8051 MCU高,方便与系统其他模块的集成.在各种嵌入式系统和片上系统中使用该IP核具有重要意义.     

EPP增强型并行端口IP核的VLSI设计

提出一种EPP增强型并行端口IP核的VISL设计思想及实现方案。介绍了EPP并口以及IP核的知识,给出该IP核的硬件实现结构。提出的设计方法具有可扩展性好,实现灵活的特点。该IP核很容易通过编程的方式实现与多种外部设备通信,并不依赖于主机的模式限制,可广泛用于多种FPGA开发系统中。     

LPCC浮点运算IP核的设计与实现

介绍了线性预测倒谱系数(Linear Prediction Cepstrum Coefficient,LPCC)提取算法,给出该算法的一种浮点IP核实现模型,并详细描述了各个子模块的设计方法。以VHDL作为设计语言,在ISE、ModelSim软件下完成综合和仿真,并在Xilinx Spartan-3 FPGA目标板上实现设计。采用关键路径流水线实现、资源共享等技术进行优化。该IP核计算结果精度高,运算时间短,已经成功应用在嵌入式语音识别系统中。     

基于FPGA实现固定倍率的图像缩放

基于FPGA硬件实现固定倍率的图像缩放,将2维卷积运算分解成2次1维卷积运算,对输入原始图像像素先进行行方向的卷积,再进行列方向的卷积,从而得到输出图像像素。把图像缩放过程设计为一个单元体的循环过程,在单元体内部,事先计算出卷积系数。降低了FPGA设计的复杂性,提高了图像缩放算法的运算速度,增强了系统的实时性,已经应用于某款航空电子产品中,应用效果良好     

一种多通道ARINC429总线协议IP核的设计与实现

设计了基于FPGA的ARINC429总线协议IP核.给出了IP核的总体设计及工作原理.在设计时采用功能模块的方法,分别设计数据协议处理模块、缓冲模块、定时模块等部分.充分利用同步时钟方法,提高了可靠性,有效解决了数据间干扰和亚稳态问题.经验证表明IP核的功能符合设计要求.最后经过物理验证,能够正确实现收发功能,且满足特定场合的应用.     

基于FPGA的无线传感器网络自组网设计

本论文主要内容是针对无线传感器网络的自组网络的研究,提出了一种基于FPGA的高速运算处理的对等网络节点的自组网络的设计方法,用于构建WSN应用的专用设计IP核,适用于各种不同的WSN网络层路由协议和各类不同的WSN应用场景。     

基于FPGA的高速高阶FIR滤波器的频域改进方法

为了提高现场可编程门阵列(FPGA)设计的超高阶有限单位冲击响应(FIR)滤波器对数据进行实时处理,提出了一种改进的频域设计FIR滤波器方法。针对频域处理卷积运算时,由于补零耗时造成数据无法实时处理这一问题进行了改进。首先将长序列分成固定长度的子序列,将原来利用一个(快速傅里叶变换)FFT IP处理子序列的常规方案改为利用两个FFT IP进行运算,通过控制子序列输入两个FFT IP的时间差,便可以利用重叠相加法的原理,将子序列卷积之后的结果直接相加,便可得到卷积结果,从而达到信号实时处理的目的。实例仿真计算表明,提供的频域实现方法不仅能降低FPGA资源消耗,还能够消除现有技术中的补零延迟现象,提高了处理速度。