基于FPGA的脉冲压缩仿真与实现

为解决雷达探测能力与距离分辨力之问的问题,在线性调频信号脉冲压缩的原理的基础上,利用MATLAB软件对数字脉冲压缩算法进行仿真,给出一种基于FPGA分布式算法的时域脉冲压缩实现结构,利用图形编辑和VHDL硬件描述语言混合编程,完成脉冲压缩处理各模块设计以及波形仿真.利用基于分布式算法大大减少数字脉冲压缩的运算量,提高脉冲压缩的效率.     

基于FPGA的脉冲压缩仿真与实现

为解决雷达探测能力与距离分辨力之间的问题,在线性调频信号脉冲压缩的原理的基础上,利用MATLAB软件对数字脉冲压缩算法进行仿真,给出一种基于FPGA分布式算法的时域脉冲压缩实现结构,利用图形编辑和VHDL硬件描述语言混合编程,完成脉冲压缩处理各模块设计以及波形仿真。利用基于分布式算法大大减少数字脉冲压缩的运算量,提高脉冲压缩的效率。     

多模式雷达的时域脉冲压缩实现

在雷达系统中,当工作在波形捷变方式时,存在不同时宽的线性调频信号、非线性调频信号和相位编码信号等多种波形格式,每一种波形其对应的匹配滤波器参数各不相同.采用DSP进行频域脉冲压缩存在时序关系复杂、处理延时大、需多片处理、调试困难等问题.该文采用时域处理的方法,利用匹配参数的特点,通过改进滤波器的结构和采用分布式算法,对高阶FIR滤波器进行优化设计,在单片FPGA内实现了几十种波形的匹配滤波,达到了系统简化,延时小的效果.     

基于FPGA的非线性调频信号脉冲压缩的实现

非线性调频信号在信号设计时即考虑到脉冲压缩信号距离旁瓣的抑制,无需在硬件实现中添加加权网络抑制距离旁瓣。文中介绍了非线性调频信号的设计方法,通过Matlab仿真验证了不同设计方法的非线性调频信号的脉冲压缩性能。并在FPGA仿真环境下实现了带宽30 MHz,采样率为100 MHz,输入信号量化位数为16 bit,时长为10.24 μs的线性和非线性调频信号的脉冲压缩。     

压缩传感图像重建算法的FPGA实现

压缩传感理论允许以低于奈奎斯特定理规定的采样频率对信号进行采样并重构.近年来,压缩传感信号重建的研究大多用软件实现.文中设计一种基于FPGA的OMP重构算法的硬件实现,使用QR分解求解矩阵的伪逆.仿真结果表明应用FPGA得到的重构信号逼近原信号,且重建速度快.基于FPGA的压缩传感信号重建,减少了信号重构所需的时间,推进了压缩传感进入实际应用的进程.     

FIR滤波器的FPGA实现

本文依据能高效实现固定常数乘法的分布式算法（DA）原理，给出了一种采用现场可编程门阵列器件（FPGA）并利用窗函数法实现FIR滤波器的设计方法。通过XilinxISE在Modelsim下进行了仿真，证明了这一方法是可行和高效的。     

基于ADSP-TS101S实现的雷达脉冲压缩

用ADSP-TSl01S实现高性能、高速的实时脉冲压缩。给出了基于ADSP-TSl01S脉冲压缩的相应算法框图、软件流程图以及实验结果的波形图,并讨论了实现中的几个问题。     

双通道数字脉冲压缩的FPGA实现

脉冲压缩是雷达信号处理的重要组成部分,用FPGA实现硬件数字脉压是当前脉压技术的发展方向。阐述了一种基于FPGA的双通道数字脉冲压缩系统的原理,方案与具体实现技术,分析了其性能。工程实践表明,与传统的方法相比,该实现方法在通用性,实时性上都具有很强的优越性和推广应用前景。     

基于分布式算法的FIR滤波器设计及FPGA实现

本文对基于分布式算法的 FIR 滤波器的设计及 FPGA 实现进行了研究,提出了一种基于分布式算法的 FIR 滤波器设计方法,讨论了分布式算法的基本原理,给出了基于分布式算法的 FIR 滤波器设计及 FPGA 实现,并进行了仿真验证,结果符合设计预期。     

基于FPGA和时域卷积实现线性调频信号脉冲压缩方法

本文主要介绍在Xilinx公司的Zynq7000系列FPGA上实现线性调频信号脉冲压缩的方法.主要介绍了时域方法实现脉冲压缩处理,将零中频信号与回波信号进行卷积直接得出结果.由于FPGA内部集成了大量的可以并行运行的乘加单元,大大地提高了数据处理速率,FPGA可以灵活的设计并行数字信号处理算法,并且FPGA有较多的数据传输通道,可以满足大量数据传输,因此,用FPGA来实现线性调频信号脉冲压缩方法.     

基于FPGA的数字脉冲压缩系统实现

针对采用线性调频信号的宽带雷达系统,完成单通道高速数据采集和数字脉冲压缩系统的工程实现。系统使用ADS5500完成14位6、0 MSPS的数据采集,使用FPGA实现1 024点的数字脉冲压缩。脉冲压缩模块采用快速傅里叶变换IP核进行设计,可以在脉冲压缩的不同阶段对其进行复用,分别完成FFT和IFFT运算,从而使硬件规模大大减少。系统采用块浮点数据格式以提高动态范围,同时减小截断（或舍入）误差对输出信噪比的影响。     

线性调频信号基于FPGAIP核的脉冲压缩设计

为实现线性调频信号的数字脉冲压缩,设计一个FPGA硬件平台,并着重提出一种基于FPGAIP核的脉冲压缩设计方法。针对脉冲压缩进行了理论分析和Matlab仿真,设计完成后对系统软、硬件进行了全面测试,并根据实测数据对脉冲压缩结果进行了分析。结果表明,该系统可实现1024点的脉冲压缩功能,主副瓣比、主瓣宽度等指标与理论仿真结果一致。该方法的参数设置灵活,可以简化软件设计,缩短研发周期。     

利用FPGA IP核来提升雷达脉冲压缩的性能

数字脉冲压缩技术是提高雷达系统分辨率的重要途径,它能够有效地解决雷达的作用距离和距离分辨力之间的矛盾。在不降低雷达作用距离的前提下提高雷达的距离分辨力。而数字脉;中压缩设计中存在无数固有的障碍和两难取舍的东西,这都显著地影响着脉压系统实时性和精度的提高。而通过专用的FPGAIP核来设计不但可以有效的克服和回避这些困难,而且可以有效的提高脉冲压缩系统的性能。     

一种基于匹配滤波的脉压新算法研究

随着航空航天技术的发展,特别是作为对空警戒雷达目标的各种飞行器技术的发展,雷达得到了越来越广泛的运用,同时对雷达的作用距离、分辨能力、测量精度等性能指标提出了越来越高的要求.线性调频脉冲(LFM)信号是雷达信号处理系统中应用较为广泛的大时宽带宽积信号.在 LFM 信号的基础上,分析了匹配滤波脉冲压缩的原理及性能,并在此基础上提出了一种基于递推思想的新算法—clean算法,通过matlab仿真表明,该算法具有能够有效降低及抵消距离副瓣,极大地提高距离分辨力的作用.     

基于FPGA的数字脉冲压缩算法的设计与实现

介绍了雷达信号处理系统中脉冲压缩技术的现场可编程门阵列（FPGA ）实现方法,研究和分析了线性调频信号的脉冲压缩算法,结合研究目标和设计要求,设计了一种基于数据分段的脉冲压缩处理方法,通过SignalTap仿真证明了其有效性。     

时域数字脉冲压缩及其实现

分析了时域脉冲压缩原理及数字式脉冲压缩方法,介绍了一种由专用型FIR芯片构成的数字式脉冲压缩器,并给出了试验结果。     

基于FPGA的多模式频域脉冲压缩系统实现

针对合成孔径雷达系统,提出一种多模式数字接收机频域脉冲压缩模块设计方案。不同模式的脉冲压缩设置了不同的工作周期以及脉冲扫频时宽和带宽,从而实现了不同距离分辨率和探测距离,满足了不同用户的需求。首先在MATLAB平台上完成了对FPGA实现流程的仿真,并对不同模式参数进行了验证。然后在Quartus软件平台下联合Modelsim完成了功能仿真。测试方面,分别利用了放在对FPGA的只读存储器中的MATLAB模拟回波数据和信号发生器产生的模拟回波进行板级测试。仿真与测试结果表明,设计实现了4种模式的中频信号的频域脉冲压缩,并证明了该方案的可行性。     

基于FPGA的高速实时三通道脉压处理器研究

脉压一直是雷达处理系统中的关键技术，本文研究了一个基于FPGA芯片Xx2v500的三通道高速实时数字脉压系统。针对脉压算法的特点，提出了一种硬件共享的结构，节省了系统资源，通过硬件的并行结构加快处理系统，从而使系统达到能在96．23μs内完成三路512点信号的脉压。用块浮点的算法改善了定点算法的精度，兼顾了系统的速度和精度。