基于FPGA的逻辑分析仪连续触发模块设计

介绍一种逻辑分析仪数据捕获模式的设计原理与实现方法。这种模式主要用于嵌入式软件的测试分析,它不再采用采样的方式来采集数据,而是利用软件插桩与硬件设置触发字相结合的方法来监视系统总线,当程序运行到插桩点时,硬件产生触发,此时才会主动地到总线上将相应数据与对应的具体时间捕获回来,从而实现有效数据的精确捕获。此外,在FPGA内部采用双RAM交替读写的方式来暂存数据,在不中断程序运行的情况下,实现有效数据的长时间实时存取与分析,提高嵌入式软件性能分析的范围和质量。采用FPGA作为实现硬件结构的基本功能器件,提高了工作速度,使整个设计具有集成度高、性能稳定、调试方便等特点。该模块在实际项目中得到了验证,取得了良好的效果。     

虚拟FPGA逻辑验证分析仪的设计

随着FPGA技术的广泛使用,越来越需要一台能够测试验证FPGA芯片中所卜载电路逻辑时序是否正确的仪器。目前,虽然Agilent,Tektronix等大公刮生产的高端逻辑分析仪能够实现FPGA电路的测试验证功能,但此类仪器价格高昂,一般要十万、数十万人民币。所以,研究开发价格适中且具有逻辑分析仪和FPGA电路的测试验证功能的仪器是非常有价值的。     

基于FPGA的简易逻辑分析仪

在嵌入式开发调试中,逻辑分析仪可以很好地辅助开发人员进行断点、触发和跟踪等调试。本设计应用FPGA（现场可编程门阵列）芯片和Verilog硬件描述语言设计8位简易逻辑分析仪,在模拟示波器上显示可移动的时间标志线,并采用LED（发光二极管）显示时间标志线所对应时刻的8路输入信号逻辑状态。系统以FPGA为控制核心,实现了FPGA与单片机的双工串行通信、触发控制、数据采集存储和示波器显示等功能。系统工作稳定可靠,测量结果准确无误。     

一种基于FPGA的虚拟逻辑分析仪硬件部分的实现

文章阐述了一种基于FPGA技术的虚拟逻辑分析仪硬件部分的设计 ,内容包括逻辑分析仪硬件部分各个模块的原理、设计及整个系统的模拟仿真结果等 ,该系统支持四路通道同时进行采集 ,可满足一般的中、低速度的数字电路时序调试 ,适用于教学、科研领域     

逻辑分析仪的外部触发与应用

1.引言 逻辑分析仪是一种用于检测和分析数字电路的测量仪器.使用逻辑分析仪对数字电路的多个通道或线路进行采样时,将产生大量分析用的样本数据.但是.用户关心的只是自己想要的或重要的数据,因此,用户需要为感兴趣的状态或特定数据根据其特征建立判断依据,作为启动逻辑分析仪采集存储的触发事件,使得逻辑分析仪采集存储器围绕来自指定通道触发事件的数据样本进行存储.如果没有触发电路,就很难采集到想要的信号,毕竟逻辑分析仪的缓冲区内存是有限的,因此拥有越强大的触发功能就越容易采集想要的信号.     

基于FPGA芯片和EDA技术的逻辑分析仪系统设计

应用EDA技术和FPGA芯片设计完成了逻辑分析仪，简要介绍了该分析仪中各个模块的设计特点和功能．以及模块选择的方式和根据。     

基于FPGA的逻辑分析仪多路量化显示电路的实现

介绍了数字逻辑分析仪工作原理,分析了硬件电路的各部分组成及功能。讨论了在普通示波器上实现多路数字逻辑信号量化显示电路设计的方案。在研究FPGA设计电路方法和特点的基础之上,给出了硬件实现的VHDL程序,并进行了时序仿真,表明了FPGA技术在电路设计方面比传统方法有较强的优势。     

逻辑分析仪SPI插件触发应用

1.逻辑分析仪触发介绍 触发控制是逻辑分析仪的一个重要组成部分,触发控制功能的强弱决定了逻辑分析仪的价格.如图1的逻辑分析仪结构所示,触发控制电路决定了逻辑分析仪储存数据的控制.     

FPGA实现误码仪和逻辑分析仪

文章介绍了利用自制硬件平台实现误码测试仪和逻辑分析仪功能的软硬件原理及实现过程,将这两种功能同时嵌入到设备中,方便在各种场合测试产品通信性能,同时还可以作为独立的误码仪测试其他设备的通信质量。     

逻辑分析仪可视触发和流程触发的高级应用

1．引言 使用过FPGA的嵌入式逻辑分析仪的用户都知道，用户可以使用FPGA的流程触发随意设置触发条件，且可以多级级联，最终触发采集。这样用户可以避免嵌入式逻辑分析仪所占用的资源过多并且加快了错误的定位，这样用户在调试程序的时候上就有了一把利剑。同样广州致远电子有限公司的LAB6052逻辑分析仪的高级触发功能也基本可以达到以上目的，其内部集成了32位定时器、32位计数器和高速比较模块，高效的使用以上模块资源，     

基于VHDL的数字逻辑电路设计

分析了硬件描述语言VHDL的特点、结构和描述;说明了基于VHDL进行数字逻辑电路设计的方法;结合实例介绍了VHDL在数字逻辑电路设计中的应用方法。     

基于数据选择器和D触发器的多输入时序电路设计

为了探索多输入时序逻辑电路的简便实现方法,介绍了基于数据选择器和D触发器的多输入时序逻辑电路设计技术。即将D触发器和数据选择器进行组合,用触发器的现态作为数据选择器选择输入变量、数据选择器的输出函数作为触发器的D输入信号,构成既有存储功能又有数据选择功能的多输入端时序网络。由触发器的现态选择输入变量、所选择的输入变量决定触发器的次态转换方向。该方法适合实现互斥多变量时序逻辑电路,且在设计过程中不需要进行函数化简。     

基于DSP与CPLD的逻辑分析仪设计

逻辑分析仪主要功能是分析测量数字系统的逻辑波形和逻辑关系。该设计采用了一个DSP芯片对8路数字信号进行高速采样,一个CPLD芯片控制示波器接口电路,以及一个双口RAM协调DSP和CPLD之间数据传输。逻辑信号按照预先设计的触发条件在特定时间段内采集。在CPLD里设计了一个具有28个状态的状态机来实现数据通道显示、时间线显示和触发位置显示。8路数字信号同时在示波器显示屏上显示,可以让用户比较直观地分析8路数字信号的相对关系。该设计最高可采集的数字信号在1MHz左右,允许设置1～3级的触发条件,并可以进一步扩展功能,非常适合数字系统实验和数字电路设计的需要。详细分析和介绍了该系统的软硬件设计和实现。     

采样可选择的FPGA片内逻辑分析仪设计方法

针对大容量的信号采样时片内逻辑分析仪存储器资源紧张的情况,本文提出了一种采样可选择的FPGA片内逻辑分析仪的设计方法.本方法通过布局布线约束实现JTAG硬核的复用,并利用JTAG硬核修改FPGA内寄存器实现采样信号的重新选择.测试结果表明,与某商用工具相比,根据该方法实现的片内逻辑分析仪对采样信号进行N分组后,在同等条件下所需的片内存储资源降低到1/N,同时设计时序的稳定性得以保证.     

基于FPGA的数字积分法插补控制器设计与实现

为了提高伺服电机的步进精度,简化控制器结构,采用FPGA器件并运用Verilog HDL语言设计出的插补控制器,不仅采用数字积分法实现直线插补控制和圆弧插补控制,提高了插补速度和插补精度,而且运用多轴联动技术,实现输出脉冲的均匀分配。它可接收外部处理器指令,并发出所需的脉冲到伺服电机的驱动中,从而控制伺服电机的运转,其结果证明了该控制器的正确性。这种结构的控制器简化了一般数字控制器结构,具有良好的移植性能和一定的实用价值。     

基于FPGA的“数字电路”教学改革探索

传统“数字电路”课程以讲授中小规模电路为主,与产业和技术应用趋势严重脱节。本文以FPGA设计技术和硬件描述语言为基础,按照数字电路到复杂数字系统的顺序,从易到难地重新设计了教学内容,重点培养学生利用FPGA设计数字电路和数字系统的能力。在理论教学改革的同时,配套的实验课程也采用FPGA平台开展教学。课堂实践证明,改革后的新课程“数字电路与FPGA设计”能够满足应用型本科院校的人才培养需要。     

基于FPGA的高速电路设计与仿真

现代数字信号处理从视频扩展到了中频甚至射频,针对要求信号处理的处理速度越来越高、传输速率越来越快等特点,给出了一款使用高性能FPGA、DAC以及经先进的PCB设计工具设计、仿真的高速信号处理模块,实现了对高速信号的实时接收和处理。     

便携式逻辑分析仪的设计与实现

介绍一种16通道便携式逻辑分析仪,通过FPGA将高速数据采样并缓存,采用USB控制芯片和FPGA协同控制将数据通过USB接口发送到电脑的上位机上显示,简化了以往逻辑分析仪硬件电路部分,降低了逻辑分析仪的成本且便于携带。重点阐述硬件电路部分的设计。     

基于FPGA的数字逻辑器件开发及优化设计

介绍了基于现场可编程门阵列(FPGA)的数字逻辑器件开发及其电子设计自动化方法,详细讨论了在MAX plus Ⅱ环境下有效地提高开发数字逻辑电路效率的优化设计方法.