VHDL描述硬件的方法和特点

硬件描述语言（HDL）的出现使得现代数字系统的设计由硬件到软件，由困难到简单，同时效率大大提高，笔者介绍了VHDL的含义，特点及应用前景，并重点介绍了VHDL描述硬件的三种方式及使用场合，同时指出了VHDL所提供的一种全新的系统设计方法即“自顶向下”（TOPDOWN）的方法。     

硬件描述语言在数字系统设计中的应用

硬件描述语言（VHDL）是数字系统高层设计的核心,是实现数字系统设计新方法的关键技术之一。本文介绍了硬件描述语言的功能特点,并通过彩灯控制系统的设计过程（给出了仿真结果）,介绍应用硬件描述语言及自动综合系统以自顶向下的方法进行大规模数字系统设计的过程,揭示了硬件描述语言设计数字系统、逻辑综合和仿真等技术在数字系统设计中的重要地位和作用。     

流水线技术在FPGA设计中的实现

在数字系统设计中，提高系统的运行速度是设计的一个难点．本文根据流水线设计的基本思想，介绍了利用VHDL语言描述流水线模块的方法，并以4位整数乘法器的设计为例阐述流水线技术设计的过程．通过流水线设计的不同乘法器在MAXPLUSⅡ中编译、综合下载到FPGA中后，对其特性进行统计分析，证明了流水线技术在提高运算速度方面的明显作用．     

数字系统的EDA方法

现代的电子电路或系统都离不开计算机辅助设计（CAD－Computer Aided Desing)工具的帮助，尤其是数字系统的描述，仿真及综合都不离不开电子设计自动化技术（EDA－Electronic Design Automation)工具软件的支持，当前流行的各种EDA软件平台，支持VHDL语言输入功能，应用VHDL硬件描述语言，对系统采用top-down的设计方法，首先对系统功能在顶层模块上进行为描述，然后对低层各模块进行行为描述，结构描述或混合描述，最后通过仿真及逻辑综合优化工具编译下载到可编程器件上，完成全部设计或综合过程，论述了高级语言VHDL的行为模块描述和结构模块描述，并通过一简单实例总结出混合模块的描述方法。     

VHDL语言在PLD编程中的应用

可编程逻辑器件（PLD）可实现很复杂的数字系统。VHDL语言能方便地进行数字系统描述，而且能使逻辑综合产生更大的设计密度。介绍了VHDL语言的程序结构、描述方式、特点，提出用VHDL语言设计PLD的流程。应用实例说明了利用VHDL语言可大大降低复杂PLD系统设计的难度，提高工作效率。     

基于VHDL设计的电路结构优化探讨

VHDL(超高速集成电路硬件描述语言)在电子设计领域中已得到了广泛应用.在应用VHDL语言进行电路设计的过程中,注重电路结构综合质量优化也显得日益重要.从VHDL语言描述方法、系统设计规划和逻辑函数变换的角度,分析了VHDL设计中容易引起电路复杂化的原因,并提出了相应的解决方案.     

基于VHDL设计的电路结构优化探讨

VHDL(超高速集成电路硬件描述语言)在电子设计领域中已得到了广泛应用.在应用VHDL语言进行电路设计的过程中,注重电路结构综合质量优化也显得日益重要.从VHDL语言描述方法、系统设计规划和逻辑函数变换的角度,分析了VHDL设计中容易引起电路复杂化的原因,并提出了相应的解决方案.     

数字系统的EDA方法

现代的电子电路或系统都离不开计算机辅助设计 (CAD -ComputerAidedDesign)工具的帮助 ,尤其是数字系统的描述、仿真及综合都离不开电子设计自动化技术 (EDA -ElectronicDesignAutomation)工具软件的支持。当前流行的各种EDA软件平台 ,支持VHDL语言输入功能 ,应用VHDL硬件描述语言 ,对系统采用top -down的设计方法。首先对系统功能在顶层模块上进行行为描述。然后对低层各模块进行行为描述、结构描述或混合描述。最后通过仿真及逻辑综合优化工具编译下载到可编程器件上 ,完成全部设计或综合过程。论述了高级语言VHDL的行为模块描述和结构模块描述 ,并通过一简单实例总结出混合模块的描述方法     

VHDL与数字电路教学

以闹钟计时器的VHDL设计为例,介绍了VHDL硬件描述语言在数字系统设计中的应用及设计方法,重点探讨了有关在VHDL设计中的电路简化问题以及VHDL对数字电路教学的影响,并提出了相应的建议.     

一种用VHDL语言实现的帧同步算法

硬件描述语言(VHDL)在实现电子设计自动化方面起着重要的作用．本文研究了用VHDL语言设计数字通信系统中的群同步算法及实现方法，并给出了一个应用实例．     

硬件描述语言VHDL应用设计及实例

介绍了应用电子电路设计自动化（EDA）工具MAX＋plusⅡ进行的数字电路设计，所探讨的主要内容是EDA设计方法和硬件描述语言VHDL的使用，并以8255为实例进行了编程和仿真，将经过仿真检验的设计卸载到相应的可控除编程逻辑器件（EPLD）中，充分利用了VHDL的灵活性，可移植性和可编程逻辑器件的静可重复编程行性，使硬件设计像软件一样通过编程实现，半实物仿真试验结果表明满足了设计要求。     

基于EDA技术的数字系统的系统综合方法探讨

利用在系统可编程逻辑器件CPLD和FPGA芯片进行数字系统设计时,采用不同的设计算法,对芯片资源的利用率会有不同的结果;因此,用VHDL源代码进行数字系统的设计实现时,为提高芯片资源的利用率,降低功耗,从设计开始就必须考虑一种适合于VHDL源代码综合和能够优化利用所选用芯片资源的设计算法;将系统按功能划分、按多进程进行算法描述,用VHDL源代码描述和综合,最后通过网表文件可得到综合结果;经综合结果分析,可找出一种最优的芯片内逻辑门阵列、寄存器、函数发生器、加法器、存储器和快速进位逻辑等资源的合理使用,使数字系统响应速度尽可能的快,功耗尽可能的低。     

基于FPGA的数字式抢答综合仪的设计与研究

传统的数字式抢答综合仪多数由单片机或集成数字芯片来实现,文中介绍了基于VHDL硬件描述语言进行数字式抢答综合仪设计的一般思路和方法。选择Altera公司低功耗、低成本、高性能的FPGA芯片,采用quar-tusⅡ8.1开发工具进行了程序的编译和功能仿真。最后给出了部分VHDL源程序和仿真结果,仿真结果表明该系统的设计方...     

可编程逻辑器件在抢答器电路设计中的应用

针对实际应用的需要，利用可编程逻辑器件设计了抢答器.该抢答器单元电路的软件设计分别利用原理图设计、硬件描述语言设计完成.设计了控制主电路、数字显示电路、倒计时显示、违犯规定电路、编码译码电路功能，并利用美国Altera公司的MAX PLUSII工具软件完成了编译仿真验证；硬件选择Altera的MAX74000S系列的EPM7128LC84 15芯片来实现抢答器的系统功能.该抢答器具有很强的功能扩充性，应用效果良好.     

基于FPGA的UART设计与实现

提出了一种基于FPGA的UART的实现方法.利用有限状态机和硬件描述语言VHDL实现了通用异步收发器UART IP核的设计,给出了用VHDL实现UART的数学模型,并进行了仿真分析.结果表明,各项通信指标均满足要求,并可提高系统的可靠性和稳定性.     

基于CPLD直接测频法的数字频率计设计

基于直接测频法原理,利用CPLD可编程器件EP1K50QC208-3设计了数字频率计.数字频率计主要有主板及显示两大模块.软件部分采用VHDL硬件描述语言进行设计,最后实现在LED数码管上显示频率为1~999 999 Hz的数字频率计.该设计方法与传统的测周期法系统相比,具有测频精度高、速度快、范围宽等优点.     

基于FPGA的FFT信号处理器的硬件实现

在分析FFT基4－DIF算法流程结构基础上，利用XilinxFoundation的集成电子开发系统设计开发了实时FFT信号处理器，并在Xilinx公司的大规模强件XC40110XL上实现，全部设计方案采用VHDL描述，提高设计效率。     

基于CPLD的BCH码编/译码器的设计与实现

为提高BCH编/译码器系统性能,使硬件设计更具灵活性,提出了一种基于CPLD的BCH编/译码器实现方法。通过设计BCH(57,44,6)编/译码器,对BCH码的构造方法、BCH编/译码器进行了研究。论述了一种基于复杂可编程逻辑器件、采用模块化设计思想、利用VHDL硬件描述语言实现BCH编/译码器的方法;在QuartusⅡ软件环境下给出了BCH(57,44,6)编/译码器的仿真结果,并在CPLD器件上验证实现。仿真和实验都证明了这种方法的可行性和正确性。