DES加密算法的高速FPGA实现

DES(数据加密标准)算法是一种应用广泛的分组密码算法.文中在分析算法机理的基础上,对如何用FPGA(现场可编程门阵列)高速实现算法进行了分析和讨论,详细阐述了子密钥生成、S盒设计、流水线设计及子密钥延迟控制的方法,采用Verilog硬件描述语言对算法进行了FPGA仿真,并对算法的性能进行了分析.     

多规格S盒的硬件实现方法

本文用VHDL硬件描述语言实现了1个多规格S盒,兼容1组8×8规格的S盒和4组6×4规格的S盒。通过改变控制编码,它可以实现8×8和6×4规格的任意布尔函数变化,可以满足DES算法和AES算法中的S盒变换,也为密码算法可重组系统设计提供了一个通用IP。     

基于S盒优化的轻量级加密算法设计

分组密码一直是解决信息系统安全问题的常用加密方法。分组密码的典型代表数据加密标准DES（Data Encryption Standard）被广泛应用于软件加密和硬件加密,其中所体现的设计思想和设计原则依然值得研究和借鉴。S盒作为DES算法的一个关键环节,它的设计好坏直接影响DES的加密性能。通过对分组密码安全性设计的分析,立足于DES算法框架,提出了一种轻量级安全加密算法LEA（Light weight Encryption Algorithm）,通过增加位选逻辑陷阱来对S盒中的元素进行选取和重新优化设计,最后从S盒统计特性角度对其安全性进行分析。该算法能有效解决低成本系统的安全问题。     

DES算法的S盒实现方法分析

S盒是DES算法中的一个关键环节。这里对使用VHDL设计S盒的方法作了一些比较和分析。     

基于FPGA的3DES加密算法高速实现

介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现，设计中还采用了流水线技术来提高速度，添加了输入和输出接口的设计以增强应用的灵活性，各模块均用硬件描述语言VHDL实现，最终下载到FPGA芯片Stratix中。     

基于FPGA的DES算法硬件实现

加密算法是军用通信研究的重点之一,信息加密的优劣决定了通信的安全性。DES算法(Data Encryption Standard)是一种具有极高安全性且广泛应用于数据加密领域的加密标准,其常常应用于POS,ATM,IC卡等中。将DES算法与现代军用武器相结合,可以大幅度提高大型武器的可靠性。根据DES算法的基本原理,从减少资源占用量的角度出发,使用VHDL语言在FPGA平台上进行代码设计和逻辑实现;较小逻辑资源、更高的时钟频率更加适用于军用双向通信链路系统。     

模拟/混合信号HDL的应用与发展

目前 ,在数字硬件设计全过程中 ,类似于 VHDL的硬件描述语言 (HDL)已能支持系统仿真、综合、测试和形式验证等大多数设计步骤。然而 ,模拟 CAD工具还没有相应的硬件描述语言的支持 ,这主要是由模拟电路的多样性和复杂性决定的。本文详细介绍了模拟 /混合信号系统的硬件描述语言—— VHDL - AMS,并通过实例进行说明     

浅析ASIC技术与VHDL语言

利用硬件描述语言 (HDL)设计数字电路中的专用集成电路 (ASIC)是目前国际上较为流行的一种设计方法。简要分析了采用ASIC技术开发硬件系统的优点 ,并对VHDL(超高速集成电路硬件描述语言 )作为标准的HDL的功能和特性进行了初步探讨。     

基于FPGA的3DES加密系统的设计与实现

针对网络通信安全问题,分析了3DES加密算法的原理,描述了该算法FPGA设计的高速实现,各个模块均用硬件描述语言（VHDL）实现。系统最终在XilinxISE10．1开发工具下进行编译、仿真验证及逻辑综合,完成了对数据的加解密运算。仿真结果表明,该系统可广泛应用于网络安全产品及其电子安全设备中。     

采用VHDL语言进行PLD设计及仿真

当设计变得更加复杂的时候,使用高水平的抽象硬件描述语言会使你的设计变得更加有效,例如VHDL,就是一种经常被使用进行大规模设计的工具。产品开发时间,产品灵活性和复杂的设计要求促使电子工程师采用VHDL语言进行产品设计。采用VHDL进行硬件设计的一大优点是设汁的抽象性。使用HDL(硬件描述语言)进行逻辑设计,例如像VHDL,提高了生产能力,这是因为它允许你使用逻辑操作和逻辑行为进行设计而不是使用传统的设计方法,如使用逻辑门和线绘制电路原理图。     

基于FPGA的DES加密算法的高性能实现

在分析DES算法原理的基础上,详细阐述一种基于VHDL描述、FPGA实现的DES加密算法系统的设计和仿真结果。该系统采用了一种基于子密钥预先计算的新型流水线设计方案,克服了传统DES流水线实现方式的缺点,使系统的密钥可动态刷新,并在硬件资源消耗有所降低的情况下,进一步提高系统的处理速度,系统最高时钟频率为222.77MHz,信息加密的速度为14.26Gb／s,是最快软件实现方式的112倍。同时系统还具有设计灵活,可靠性高,可重用性强,升级方便等特点。     

Low-power clock-less hardware implementation of the rijndael S-box for wireless sensor networks

The recent development of microelectronics techniques and advances in wireless communications have made it feasible to design low-cost, low-power, multifunctional and intelligent sensor nodes for wireless sensor networks (WSN). The design challenges for an efficient WSN mainly lie in two issues power and security. The Rijindael algorithm is a candidate algorithm for encrypting data in WSN. The SubByte (S-box) transformation is the main building block of the Rijindael algorithm. It dominates the hardware complexity and power consumption of the Rijindael cryptographic engine. This article proposes a clock-less hardware implementation of the S-box. In this S-box, 1) The composite field arithmetic in GF((24))2 was used to implement the compact datapath circuit; 2) A high-efficiency latch controller was attained by utilizing the four-phase micropipeline. The presented hardware circuit is an application specific integrated circuit (ASIC) on 0.25 μm complementary mental oxide semiconductor (CMOS) process using three metal layers. The layout simulation results show that the proposed S-box offers low-power consumption and high speed with moderate area penalty. This study also proves that the clock-less design methodology can implement high- performance cryptographic intellectual property (IP) core for the wireless sensor node chips.     

基于FPGA硬件加密的设计与实现

以FPGA芯片Cyclone II系列为核心,构建FPGA硬件平台,提出一种以资源优先为目的的DES、AES加解密设计方案。通过分析S盒的非线性特征,构造新的复合域变换,避免因同构变换产生的资源损耗。加解密过程中利用轮函数硬件结构的复用,达到硬件资源占用的最小化。整体采用内嵌流水线结构,减少逻辑复杂度的同时提高处理速度。实验结果验证了FPGA硬件加密的资源占用率远低于ASIC的硬件加密,执行速度达到Gbit/s,加密性能大大提高。     

关于S—盒的布尔函数表达式

提出一种求S—盒的布尔函数表达式的系统方法,并由此法推出了DES中所有S—盒的布尔函数表达式,根据这些布尔函数表达式又导出了DES中S—盒的几点简单性质。     

模糊自整定PID控制器的FPGA实现

提出了一种基于VHDL描述、FPGA实现的模糊自整定PID设计。首先对模糊增量式数字PID的算法进行了介绍和数学推导,然后使用自顶向下的设计方法完成了控制器的VHDL分层设计,最后,在一个具体的FPGA芯片上实现了该控制器。由于采用了离线计算、在线查表的模糊自整定参数技术和增量式PID算法,本设计既降低了FPGA的资源耗费,又改善了传统PID控制器的控制性能。     

防DPA攻击的标准单元库的设计与实现

给出了一个功耗恒定标准单元库的设计实现方法,并利用该标准单元库实现了DES密码算法中的S-盒。实验结果表明,这种标准单元库能够很好地起到防DPA攻击的作用。