基矛CPLD的高帧频CMOS相机驱动电路设计

依据Micron公司MI-MV13型高帧频互补金属氧化物半导体（CMOS）图像传感器驱动控制时序关系,设计了高帧频相机驱动控制时序。选用Actel公司复杂的可编程逻辑器件及其开发系统,并利用硬件描述语言实现了驱动时序及控制时序。实验表明．设计的控制驱动时序完全能满足图像传感器的要求。     

基于GPLD的一种容错状态机的设计

介绍了一种应用ALTERA公司的CPLD器件实现容错状态机的方法,并给出了核心部分的VHDL描述。     

基于CPLD的WatchDog电路设计

论述了基于CPLD的WatchDog设计,该设计实现对主机CPU运行状态的监控,若看门狗电路在规定时间内未收到主机CPU的＂喂狗＂信号,则输出复位信号复位主机CPU,主机可通过配置专用寄存器设置看门狗＂喂狗＂时间.由于采用VHDL硬件描述语言,容易使设计与其它逻辑设计集成在一起,达到模块化和可重用的效果.     

一种基于FPGA帧同步电路设计

描述了一种基于FPGA实现的数字通信系统帧同步电路原理，在MAX＋PLUSII平台上采用图形设计和VHDL硬件描述语言设计方式设计了数字通信系统帧同步电路，详细说明了关键部分的设计过程，给出了设计的项层文件和相关的仿真图，整个电路可集成到FPGA芯片中，是实现通信系统的全数字化的基础。     

一种基于CPLD的PWM控制电路设计

介绍了利用硬件描述语言VHDL设计的一种基于CPLD的PWM控制电路 ,该PWM控制电路具有PWM开关频率可调 ,同侧2路信号互锁、延时时间可调、接口简单等特点 ,可应用于现代直流伺服系统     

一种基于CPLD的测距系统控制器

提出了一种基于CPLD的测距系统控制器,介绍了其电路组成和设计原理,给出了电路设计和实验的主要结果。     

一种实用模拟温度控制电路设计

介绍了一种实用的模拟温度控制电路设计。该电路主要由运算放大器、单结晶体管及可控硅器件组成,通过比例积分、电压比较及移相触发等电路实现对电源输出功率大小进行控制,从而达到控制加热装置功率的目的。该电路温控精度较高、工作状态稳定可靠、实用性较强,可应用于工业温度控制场所。     

一种基于CPLD的温度检测系统

基于温度检测系统的设计要求,介绍了以CPLD实现系统的设计思路,并且结合设计中几个环节的分析和研究,给出用VHDL语言对CPLD进行编程设计的具体方法,展示了CPLD在系统设计与实现中的优势;又以Altera公司的MAX7000S系列EPM7128S为例,给出硬件电路连接图。     

一种快速位同步时钟提取方案及实现

本文比较了两种常用位同步提取电路的优缺点,在此基础上提出了一种基于CPLD/FPGA、用于数字通信系统的新型快速位同步方案。此方案借助Altera的设计工具设计了位同步提取电路,并利用FPGA予以实现,同时给出了该电路的仿真试验波形图。     

一种基于CPLD的交通灯控制系统设计

本文采用自顶向下的设计方法,利用可编程逻辑器件CPLD实现一个基于VHDL语言编写的交通灯控制系统,通过外部输入可方便地设定交通灯的延迟时间,使交通灯控制数字电路设计得到了优化,提高了系统的灵活性、可靠性和可扩展性。该系统可以较好地缓解交通压力,并可实现对突发事件进行紧急处理。     

基于VHDL的CCD驱动时序设计

本文介绍了使用一种标准的硬件描述语言VHDL编写CCD驱动电路的新方法,给出了时序仿真波形,并验证了其可行性。     

低功耗CMOS限幅放大器设计

利用0.18μm CMOS工艺设计了应用于光接收机中的10Gb/s限幅放大器.此限幅放大器由输入缓冲,4级放大单元,一级用于驱动50Ω传输线的输出缓冲和失调电压补偿回路构成.输入动态范围为38dB(10mV～800mV),负载上的输出限幅在400mV,在3.3V电源电压下,功耗仅为99mW.整个芯片面积为0.8×1.3mm2.     

基于CPLD的电梯运行控制器的设计

探讨电梯控制技术的发展历史和技术现状,仔细研究CPLD器件的工作原理,开发流程以及VHDL语言的编程方法;采用单片CPLD器件,在MAX＋plusⅡ软件环境下,运用VHDL语言设计一个16楼层单个载客箱的电梯控制系统。该系统能够完成电梯运行所需的控制要求,并在运行上遵循方向优先的原则。最后,通过仿真实验证明,该系统能够达到功能要求。     

近红外光谱仪CMOS图像传感器驱动电路设计

简单介绍了一种典型的CMOS图像传感器G9203-256D,主要用于近红外光谱仪的设计.介绍了此传感器的的驱动电路的设计过程,具体介绍了驱动电路中驱动电压和驱动时序的设计过程.驱动时序基于CPLD器件设计,采用VHDL语言编写程序简化了硬件逻辑设计过程,电路简洁,控制可靠.     

高帧频CMOS摄像机控制驱动时序的设计与实现

详细介绍了Photobit公司PB-MV13型高帧频CMOS图像传感器驱动控制时序关系,设计了高帧速摄像机驱动控制时序.选用Xilinx公司的复杂可编程逻辑器件及其开发系统,用硬件描述语言实现了驱动时序及控制时序.实验表明,所设计的控制驱动时序完全满足图像传感器要求.     

基于CPLD的高帧频CMOS相机驱动电路设计

依据Micron公司MI-MV13型高帧频互补金属氧化物半导体(CMOS)图像传感器驱动控制时序关系,设计了高帧频相机驱动控制时序.选用Actel公司复杂的可编程逻辑器件及其开发系统,并利用硬件描述语言实现了驱动时序及控制时序.实验表明,设计的控制驱动时序完全能满足图像传感器的要求.     

Design method for CMOS current-source modes power amplifiers based on PAE optimization

An efficient method for CMOS current-source modes (A, B, AB, C classes) Power Amplifier (PA) design for low-power applications is presented. This method allows to set the conduction angle α and the transistor size W/L in order to maximize the PAE. In a first step, an analytical approach, built from a simple transistor model, gives a first approximation of the optimum α and W/L. In a second step and from the analytical results, a simulation approach, illustrated with a 0.28μm CMOS foundry design-kit, allows to precisely determine the optimum conduction angle and the transistor size. A PA designed with this method at 2.45 GHz for a class 2 Bluetooth application shows a 41% PAE and a surface consumption of 0.28 mm² for an output power of 4 dBm.     

基于FPGA的FSK调制解调器的设计及实现

根据数字信号FSK调制和解调的工作原理.用VHDL语言设计了一种基于FPGA芯片的P3K调制解调器.整个系统的功能在EDA技术开发平台MAX+PLUSⅡ上调试通过.并在EPIK30144-3上硬件实现,具有较高的实用性和可靠性.     

基于CPLD的图像边缘检测器的研究

文中在构建了一种基于DSP＋CPLD图像处理系统的基础上,论述了一个基于EDA技术的、用CPLD实现图像边缘检测协处理器的设计过程,包括边缘检测算法的选择、系统CPLD的VHDL设计实现和在MAXPLUSII开发环境下的相关仿真结果。该协处理器的像素处理方式采用全硬件并行及流水线技术,经验证,其和单独采用单片机或DSP系统相比,其处理速度都有显著的提高。