基于FPGA的嵌入式以太网与Matlab通信系统的设计

随着FPGA单片可编程容量的日益增大,传统的嵌入式系统设计正在逐渐被片上系统所取代,用于数据通信的以太网片上系统设计也越来越备受关注,另外,通信数据采集的可视化及数据处理的简单化要求也越来越明显,基于这两方面,本文简要介绍了如何利用Xilinx公司的MicroBlaze微处理器软核,以及相应的嵌入式操作系统Xilkernel和Lwip协议功能函数,采用片上系统设计理念,来设计完成基于FPGA的嵌入式以太网与Matlab通信平台的数据传送交互系统。     

基于Nios II嵌入式软核处理器的液晶显示模块接口的实现

介绍了一种基于嵌入式NiosII软核处理器实现TFT液晶显示屏接口方案,在对TMT035DNAFWU真彩液晶显示屏的时序详细分析基础上,给出了NiosII软核处理器SOPC(可编程片上系统)与液晶显示模块的硬件接口电路以及软件编写流程,并使用C语言进行设计描述。该系统体积小,数据处理速度快,保证了较好的实时性。     

基于FPGA NiosⅡ的信号发生器设计

介绍一种应用Nios Ⅱ嵌入式处理器的可编程片上系统(system-on-a programmable-chip,简称SOPC)技术来实现信号发生器的设计方案.该系统以Altera公司的Cyclone系列现场可编程门阵列(FPGA)为数字平台,将微处理器、总线、存储器和I/O接口等硬件设备集中在一片FPGA上,并利用数字调制技术使系统得到了正弦波、方波和三角波等.通过FPGA中双口RAM的数据读写产生波形.再充分利用片上资源,提高系统的精确度、稳定性和抗干扰性能.     

基于FPGA的ARINC429数据传输接口设计

以机载导航系统为应用背景,提出了一种基于现场可编程门阵列(FPGA)的ARINC429数据传输接口的实现方案.重点研究接口电路的硬件组成和如何采用SOPC技术设计系统所需的嵌入式处理器,并在NiosⅡ集成开发环境(IDE)下开发应用程序.经验证用本方案实现的ARINC429通信接口满足系统要求.     

无线突发通信信道估计及FPGA实现方法

针对无线突发通信的特点提出了一种适用于无线突发通信的帧结构,并通过此帧结构利用最大似然法进行信道参数估计。通过选择参与运算的信道长度,仅利用加法及移位运算实现矩阵的相乘及求逆,可以在FPGA上实现信道参数的无偏估计。     

基于FPGA的可扩展高速FFT处理器的设计与实现

本文提出了基于FPGA实现傅里叶变换点数可灵活扩展的流水线FFT处理器的结构设计以及各功能模块的算法实现,包括高组合数FFT算法的流水线实现结构、级间混序读/写RAM地址规律、短点数FFT阵列处理结构以及补码实现CORDIC算法的流水线结构等。利用FPGA实现的各功能模块组装了64点FFT处理器。从其计算性能可知,在输入数据速率为20MHz时,利用此结构实现的FFT处理器计算1024点FFT的运算时间约为52μs。     

浮点脉压处理器的FPGA实现研究

高速、高精度数字脉压处理器的设计与实现是现代雷达系统的关键技术之一.针对FPGA实现的定点脉压处理器数据动态范围小、处理精度低的缺点,提出并实现了一个高性能浮点脉压处理器.文中重点阐述了自定制浮点数据格式的确定、浮点运算的FPGA实现及处理器硬件实现等关键技术.该处理器已投入使用,工作性能稳定,系统时钟80 MHz,能在140 μs时间内完成1 024点信号的脉压,处理误差小于-60 dB,功耗小于5 W.     

基于FPGA的CFAR设计与实现

简要介绍广泛应用于雷达信号处理中的恒虚警率(CFAR)的基本原理.通过对数据流的分析,依据CFAR算法规则简单的特点,提出一种基于FPGA的实现方案,并详细介绍用FPGA实现CFAR的原理、电路组成和各部分电路的设计方法.     

基于FPGA的嵌入式程控数字滤波器的实现研究

提出了一种程控数字滤波器的FPGA实现方法.以FIR数字滤波器为例,通过在单片FPGA芯片中构建嵌入式微处理器,加入系数可配置FIR滤波器等功能模块实现了频谱可控的程控数字滤波器.通过Modelsim后仿真和在Xilinx公司XUPV5-LX110T开发板上进行的实际测试,结果表明本文提出的方法是可行的.     

基于FPGA的UART模块设计与实现

为了方便FPGA和CPU或者其他设备之间的数据传输,实现了一个可编程的通用异步收发器(UART)模块。采用Verilog HDL语言作为硬件功能的描述,硬件采用Alter公司的EP2C5T144C8N芯片,运用模块化设计方法分别设计了UART的发送器、接收器和波特率发生器。用Modelsim进行时序仿真,并用USB-Blaster在QuartusⅡ环境下进行设计、编译,经串口助手进行验证,数据传输快速、准确。     

基于FPGA的嵌入式图像边缘检测系统设计

为了提高数字图像的处理速度,提出了用FPGA来设计嵌入武Sobel边缘检测系统的方法.构建了嵌入式边缘检测系统的结构框图,设计了Sobel加速器的内存访问策略和存取数据的方式,减少了存取数据时占用的内存带宽.设计采用并行处理结构和流水线技术,大大提高了图像的处理速度.设计的Sobel加速器自带控制寄存器,与嵌入式系统互动性能好,能够准确地配合处理器对其进行的操作.     

基于FPGA的16倍采样MSK调制设计与实现

随着对通信与信号处理算法的研究,合适有效的调制算法能够保证发射信号的质量,进一步提高通信系统的工作性能和指标。介绍了MSK调制原理,设计了一种16倍采样最小频移键控(MSK)调制的方法,并在Xilinx的现场可编程门阵列(FPGA)上实现了该设计,利用Vivado Simulation仿真了调制过程,通过大量测试以及与Matlab计算结果作对比,验证了该设计和实现的正确性,为通信信号的有效传输提供了保证。     

基于FPGA的高速CORDIC处理器设计

本文设计了一种全流水线结构的CORDIC处理器。该处理器可用于三角函数、反三角函数、双曲线函数和其他的超越函数的计算。在FPGA平台上验证后表明：在高速计算的情况下,能保证较好的计算精度。     

FPGA设计在工作站上的实现

本文主要讲述了在工作站上实现ＦＰＧＡ设计的２种方法，并介绍了电子系统设计的一种新途径－ＶＨＤＬ语言设计。     

基于ARM9与FPGA的嵌入式固态存储系统

设计并实现了基于ARM9与FPGA协同工作的嵌入式固态存储系统,详细介绍了系统的组成,关键器件的性能特点与重要模块的功能;深入研究了ARM9嵌人式系统的引导方法,Linux下FPGA驱动程序的设计方法,FPGA实时管理固态存储阵列的实现方法.该系统充分利用了构建基于ARM9的linux嵌入式系统的高效便捷的优势;同时充分发挥了FPGA丰富的I/O引脚、可靠的实时处理等优点,软硬件合理结合,较好地满足了系统对外接口的要求,系统存储容量与记录速度的指标要求.     

迎来新一代FPGA

新一代平台FPGA器件不仅比早先代的产品规模更大、速度更快,并且已经能够在单个功能强大的可编程系统平台器件中集成大量传统上的“片外”元器件。过去,嵌入式设计是软件和硬件的组合,其中硬件平台通常以处理能力、存储器和数字逻辑来简单地描述。但到了2002年,业界已经可在单个可编程平台器件中实现处理和计算能力、存储器、逻辑单元和附加系统器件的完全集成。     

基于Nios Ⅱ处理器的视频字符叠加的设计与实现

实现了视频字符叠加模块,提出了几个在功能实现时应该注意的问题,其特点是可以在视频的任意位置叠加字符和图像,内容变动时容易修改.并且基于Nios Ⅱ高性能、参数可配置、可移植、灵活性、实用性等特点,用Nios Ⅱ来替代串口的功能,给FPGA发送指令或数据以控制图像显示并方便功能调试.     

用CPLD实现安全可靠的FPGA加密设计

基于SRAM（静态随机存储器）工艺的FPGA即现场可编程门阵列（Field Programmable Gate Array）,每次上电时都需要重新配置.为了防止上电时数据流被非法克隆,CPLD和FPGA内都有一个相同的伪随机码发生器,可以利用CPLD产生伪随机码来加密FPGA.上电配置完时,FPGA处于等待状态,且不能正常工作,此时两个伪随机序列握手比较,相同时,使FPGA工作,否则停止工作.通过对Gollman算法的研究,能达到很好的加密效果,保证了开发者的知识产权不受侵害,在现代电子、通讯等领域得到了广泛的应用.     

FPGA实现高速FFT处理器的设计

介绍了采用Xilinx公司的Virtex -II系列FPGA设计高速FFT处理器的实现方法及技巧。充分利用Virtex -II芯片的硬件资源 ,减少复杂逻辑 ,采用流水方式对复数数据实现了加窗、FFT、求模平方三种运算。整个设计采用流水与并行方式尽量避免瓶颈的出现 ,提高系统时钟频率 ,达到高速处理。实验表明此处理器既有专用ASIC电路的快速性 ,又有DSP器件的灵活性的特点 ,适合用于高速数字信号处理