基于双阶段能量积累的Chirp-UWB信号时延估计

在Chirp-UWB时延估计中,针对多径导致伪尖峰会影响多径判别及时延估计的问题,文中提出了一种利用双阶段变换积累Chirp信号能量的时延估计方法。仿真实验表明,该方法可以消除伪尖峰的影响从而正确地估计时延,且在低信噪比的条件下仍能工作。     

一种多功能信号发生器的设计与实现

本文介绍一种多功能信号发生器的设计,系统采用凌阳公司SPCE061A单片机,实现数字式正弦波、三角波、方波信号的输出,幅值和频率可调,具有液晶显示和语音播报波形种类、频率、幅度的功能.经测试验证,该信号发生器结构简单,操作方便,输出稳定,成本低廉,具有较高的实用价值.     

可变速率Chirp-UWB信号产生系统的设计和实现

针对采用查找表法产生Chirp-UWB基带信号需要耗费大量ROM资源的问题,提出了CORDIC算法结合正交上变频以及倍频技术的Chirp-UWB信号产生系统的设计方案.该方案产生的Chirp-UWB信号中心频率为3.6 GHz,信号带宽和扫频周期可控,在所产生信号带宽为600 MHz的情况下,最大码片速率可达3.125...     

Chirp-UWB通信系统中锁相解调接收机的设计与实现

Chirp-UWB信号以其强抗干扰、低功耗、低时延、抗多径效应等能力,在无线通信中有其独特的优势。接收机是Chirp-UWB通信系统中的重要组成部分,结构简单、复杂度低的接收机设计一直是Chirp-UWB系统实现的关键之一。根据Chirp-UWB信号的特性,研究并设计了一种Chirp-UWB信号的宽带锁相解调电路。实验表明,锁相环解调Chirp-UWB信号的接收机具有易实现、数据解调可靠、电路成本低等优点。     

超宽带雷达信号电路的设计与实现

介绍了一种超宽带雷达信号波形产生器的设计与实现,信号由DDS+PLL+混频器产生。该产生器采用高性能数字锁相环芯片Q3236、压控振荡器Q3500-0916T和混频器IAM-81008构成核心单元,利用新型低频和超带宽带通滤波器完成超宽带雷达信号。这种超宽带雷达信号的实现对提高现有雷达的性能以及研制新一代高性能雷达都具有重要意义。     

锁相环解调Chirp-UWB通信系统仿真研究

在通信系统优化的研究中,通信系统的质量优劣主要取决于接收机的性能。设计结构简单,复杂度低,可靠性高的Chirp-UWB接收机一直是系统实现的重点和难点。针对匹配滤波接收机解调Chirp-UWB系统成本高、灵活性不好等问题,设计了锁相环解调的Chirp-UWB接收机方案,调整锁相环参数使其工作在载波跟踪状态是方案的核心内容。研究了系统结构原理、各部分电路设计,通过Simulink软件进行建模和仿真,并对接收机系统进行性能分析。同时利用锁相环解调方案对发射机部分进行了进一步改进。从系统结构,误码率等方面将锁相环解调系统与匹配滤波解调系统进行了分析比较。仿真结果表明,改进锁相环解调Chirp-UWB系统电路成本低,灵活性好,抗干扰能力强,传输可靠性高。     

一种正弦信号发生器的设计

介绍了一种正弦信号发生器。系统由SPCE061A单片机产生命令控制字和10kbps码元,AD9850产生正弦信号和FM信号,利用模拟开关4051实现调制度ma的程控和ASk/PSK信号。该系统具有波形失真度小、频率范围大且稳定、步进选择多等特点。     

基于多相滤波器组的Chirp-UWB多径信号解调实现

针对低信噪比下大带宽、复杂多径的信号接收环境,在分析Chirp信号时频耦合特性的基础上,结合多径信号频域分离思想和雷达去斜处理方法,设计了基于正交去斜及多相滤波的Chirp-UWB多径信号解调结构,给出了FPGA内部的系统流程及模块实现方案。仿真验证结果表明,硬件结构简单高效地完成了Chirp-UWB多径信号的并行解调。     

用单片机实现低频信号发生器的一种方法

本文介绍以８０３１单片机为核心所设计的低频信号发生器，给出了低频信号发生器硬件原理图和软件设计方法。     

一种用于高速锁相环的双斜鉴频鉴相器设计

文中提出了一种用于高速锁相环的双斜鉴频鉴相器的结构设计。这种结构是基于两个调谐电路：细调电路和粗调电路。细调电路用来完成精确调制，粗调电路用来加快锁定速度。用MENTOR GRAPHICS-ADMS对电路进行仿真。结果表明所提出的结构比普通型锁相环的锁定时间减少了50％以上。     

锁相环解调的Chirp-UWB接收机仿真研究

ChirP_UWB通信系统使用Chirp信号实现数据传输,起到扩频的效果,具有抗衰落能力强、处理增益大、功率谱密度低、传输距离远等诸多特点,获得广泛研究与关注,而实现该系统的关键之一是如何以简便易行的解调方式来检测和恢复数据.据此,本文提出了一种采用锁相环解调的Chirp-UWB接收机方案,并用Simulink软件对其...     

一种简易的宽带PLL的Chirp_UWB通信的相干解调方法

提出了采用宽带调制跟踪环+积分处理的检测方式对Chirp信号进行解调,并用Matlab进行了性能仿真。仿真结果表明,该方法与匹配滤波器的解调方式性能相当,且该方法实现的电路具有成本低、灵活性强、应用价值高以及易于集成等优点。     

某型机载武器信号模拟台的设计与实现

针对某新型机载武器参数测试需求的迫切性以及目前测试方法和设备不能满足试飞测试需求的问题,以HT-LX800AMD芯片工控主板为核心处理单元,采用模块化设计技术,完成了武器信号模拟台硬件和软件设计,成功解决了该型机载武器待测参数种类多、地面复现困难等难题,实现了对武器参数采集器各要求项目的自动测试功能和自检功能。该信号模拟台已成功得到应用,实践表明,模拟台能够满足该型武器参数测试系统的自检需求,具有测试精度高、运行稳定、可扩展性好等特点。     

基于FPGA的数字信号发生器的设计与实现

使用AD9854芯片和FPGA,基于DDS理论设计并实现了多模式多波形雷达信号源.它可模拟LFM、NLFM、单频、相位编码等多种脉冲信号波形,能有效验证脉冲压缩与信号处理单元的工作性能.     

基于FPGA的并行DDS信号发生器的设计与实现

针对DDS(直接数字频率合成)电路的运算速度受相位累加器的累加速度和ROM读取速度的约束问题,采用多路并行和流水线相结合的方法改进了DDS电路的结构,有效地扩展了DDS电路的输出带宽。通过在FPGA内设计基于双DDS电路结构的信号发生器,用数字的方法直接实现了标准波形和各种调制波形的双通道输出。该方案结构简单,控制灵活,实验测试结果表明,该信号发生器能输出稳定、高带宽、高速度、高精度的信号波形。     

基于CORDIC算法的载波同步锁相环设计和实现

研究了一种利用CORDIC算法的矢量及旋转模式对载波同步中相位偏移进行估计并校正的方法.设计并实现了基于CORDIC算法的数字锁相环.通过仿真,验证了设计的有效性和高效性.     

基于相位噪声分析的微波跳频频率合成器设计

本文给出了一种工作于微波频段的跳频频率合成器的相位噪声分析方法,对组成锁相环(PLL)的带电荷泵鉴频鉴相器(CP-PFD)、参考晶体震荡器、压控震荡器(VCO)等部分分别建立相位噪声模型,并在Matlab中进行仿真,得出了满意结果。根据设计方案制成的硬件电路,达到了系统要求,验证了方案的可行性和分析方法的实用性。     

54 Mb/s NRZ时钟数据恢复电路的设计与实现

提出一种采用双环路的时钟数据恢复电路,电路采用改进型Hogge鉴相器;鉴相环电荷泵充放电电流为13.06μA,改善了输出时钟的抖动影响;压控振荡器采用四级环型振荡结构,由伪差分结构延迟单元组成,降低了系统电路设计难度,减小了VCO的增益。通过Cadence软件的Spectre工具仿真,能够顺利地从54Mb/s的非归零码数据中提取出54MHz的同步时钟,时钟占空比为50%,满足设计要求。