Design and FPGA-Implementation of a High Performance Timing Recovery Loop for Broadband Communications

Timing recovery in communication systems with linear modulations is usually performed with a non-data-aided feedback loop based on a fractional interpolator timing corrector and the Gardner’s timing error detector. The contribution of this paper is twofold. First, some design rules are given to predict the behaviour of the loop if pipeline is used. Second, it is shown that pipelining can be used to reduce power consumption in a timing feedback loop. A timing recovery loop has been implemented in an FPGA device and power consumption measures indicates that by including 16 extra registers in the loop the power consumption decreases a 63% and the synchronizer can process up to 66.5 MSPS.

一种基于复指数调制精确重构滤波的宽带星载数字信道化器

信道化技术是下一代宽带卫星通信系统中星载交换的关键技术之一。运用该技术,提取宽带卫星上行信号中的各窄带信号,然后经过变频、基带信号处理、交换等处理,最后综合成宽带下行信号,进入卫星下行链路。该文针对宽带卫星通信系统,提出一种基于复指数调制精确重构滤波器组的新型宽带星载数字信道化器。该信道化器既适合均匀带宽交换、又适合非均匀带宽交换的星载信道化器。数值实验表明,该新型信道化器具有较强的灵活性和可扩展性,克服了已有信道化技术只适合均匀带宽星载交换的局限,同时对信噪比和数据存储量有较大的改进和提高。     

欧洲的宽带电力线通信接入系统

分别从网络体系结构与系统组成、安全性与私密性、传输距离与覆盖范围、小区间干扰、信号耦合方式与安装几方面介绍了欧洲宽带电力线通信(PLC)接入系统的一个实例。现场试验表明．PLC系统室外部分使用低频段、室内部分使用高频段可解决通路损耗与电磁兼容性问题；时分多址和时分双工将成为比较好的候选技术；在无中继器情况下，最大室外传输距离可达250—300m；保证相邻PLC系统之间上行时隙和下行时隙的同步能解决邻室PLC系统间的干扰问题；选择适当的信号耦合方式对获得良好覆盖十分重要。     

数字下变频器在软件无线电接收机中的应用

在软件无线电（Software Radio)接收机中，数字下变频器（Digital DownConverter-DDC)技术是其核心技术之一。数字下变频技术是将宽带大数据流信号变成窄带低数据流信号，以便DSP实时处理。文章指出，作为过渡阶段的软件无线电，用数字变频器实现中频段的处理任务。着重介绍了其主要功能，内部结构的抽取滤波的特性。最后，以Interial公司的可编程DDCHSP50214B为例，给出了软件无线电接收机的原理图。     

宽带通信系统数字插值滤波器组设计

针对宽带无线通信要求,提出了一种基于半带滤波器和CIC滤波器级联的上采样滤波器组实现方案.在半带滤波器浮点到定点量化过程中,提出了一种系数量化优化算法.通过仿真,验证了在相同的量化位数下,相对于传统的系数量化方法,增加了整个滤波器组的阻带衰减.     

宽带数字预失真硬件平台设计与实现

针对第3代移动网络基站射频功率放大器的线性化需求的不断提高和立足于未来第4代移动通信系统基站,设计并实现了一款以FPGA为核心的宽带数字预失真硬件平台。首先,对整体硬件框架进行了阐述并着重分析了LTM9003的带通采样定理和AD9788的数字单边带调制;其次,根据2-D(ADC)和ADC多次采样技术,提出了超宽带矢量信号测试的系统结构和原理实现;最后,对整机进行了ADC和DAC链路的测试,测试结果表明其性能基本达到了数字预失真的需求。     

软件无线电数字中频处理的优化设计

软件无线电是目前通信领域研究的热点,其关键技术之一数字中频技术是多速率信号处理理论的典型应用。本文研究了窄带信号条件下,高倍抽取的数字下变频设计,重点分析了基于CIC滤波器和HB滤波器的多级抽取算法。经比较,该设计比单级多相抽取设计节省98.8％的资源,完全可在单片FPGA内实现,而且,滤波性能优于设计指标要求。     

Efficient Architectures for Multiuser FMT Systems and Application to Power Line Communications

In this letter we study filtered multitone modulation (FMT) for broadband multiuser power line communications. We address the implementation problem, and we derive a novel efficient digital implementation of both the synthesis and the analysis filter bank. A simple fractionally spaced multiuser receiver is also proposed.     

宽带载波电力线通信协议中信道交织的FPGA实现

介绍了宽带载波电力线通信协议中用到的信道交织。在此协议的基础上,提出了基于FPGA信道交织模块的设计方案。文中对信道交织的物理层实现方法进行了介绍,该方法是通过ROM读操作和RAM的读写操作来实现信道交织过程,较好地满足了资源和时延的双重要求。     

数字视频控制芯片的设计

CMOS图像传感器技术逐渐成熟并广泛应用.设计了一款用于CMOS数字摄像头的视频控制芯片,满足30 f/s(帧/s)的视频采集、处理、存储与显示;该芯片集成摄像头寄存器配置块与数据采集接口、外缓存SDRAM接口、外转存储接口以及图像阵列显示接口;设计通过Verilog硬件描述语言进行RTL(Register Transistor Level)建模,在FPGA开发板上进行验证.实验结果证明,该控制芯片可以作为独立专用集成电路,嵌入式应用在数字视频系统中.     

应用于数字DC-DC转换器的高分辨率数字脉宽调制器设计

数字控制在电力电子领域的优势使得数字脉冲宽度调制的使用日益增加,然而其分辨率不足一直是制约开关电源领域中数字控制技术发展的主要因素之一。针对高分辨率数字脉冲宽度调制的应用需求,该文提出一种基于高速进位链结构的高分辨率数字脉冲宽度调制电路。该电路采用计数器、比较器、固定相移锁相环单元及高速进位链的混合结构,有效地提高了分辨率,并在Altera的Cyclone IV低成本现场可编程门阵列器件上实现。实验结果显示,当输入参考时钟工作频率为70 MHz时,该结构的分辨率可达到56 ps。此外,该电路还具有较宽的开关频率调节范围及较好的线性度等优点。     

一种四通道PMC宽带数字接收机的设计与实现

介绍了一种通用宽带四通道数字接收机PMC背板的设计与实现.该设计用ADI公司的AD6645(14 bit,80 Msam-pie·s-1/105 Msample·s-1)作为模数转换器件,采用专用DDC芯片ISL5416和StratixⅡ系列的FPGA级联的结构,用PCI9656作为PCI接口芯片,板卡为标准PMC板型.文中给出了板卡的原理结构和性能指标的测试结果等.实践表明,该数字接收机具有精度高、使用灵活、处理和互联能力强等优点.     

一种宽带信号数字下变频的实现方法

在宽带、超宽带应用中,单一信号带宽达几百兆赫兹;或者在不同中频同时调制多个信号产生的宽带信号也达数百兆赫兹,用常规的数字下变频方法很难实现。文章提出了一种基于DFT滤波器组的高效数字下变频结构,分析了该解调算法的特点和实现性能。对已知信号带宽和中频的宽带信号,对比了DFT滤波器组和多相分解算法的性能。对信号带宽和中频均在变化的信号,给出了实现思路。最后,给出了该DFT滤波器组的硬件实现方案。     

中华人民共和国通信行业标准——通信用不间断电源——UPS

7标志、包装、运输、贮存 7．1标志 7．1．1产品表面应有中文标识,包括产品名称、产品型号、产品编号、制造厂名、制造日期、产品主要参数等。     

基于FPGA的高效数字下变频的设计与实现

介绍了一种基于软件无线电思想的高效数字下变频的实现方法,阐述了数字下变频中的数控振荡器、CIC滤波器、半带滤波器和低通滤波器的设计与实现.结合Matlab滤波器算法技术和在Quartus Ⅱ系统下仿真,改进了滤波器组结构和参数.仿真结果表明,基于FPGA设计的数字下变频能够满足多制式短波电台性能指标要求,并且减少硬件资...     

数字阵列雷达数字下变频器ASIC芯片设计

数字下变频器主要是实现数字中频／射频信号到基带信号的变换,广泛应用于通信和雷达的数字化接收机设计中,多通道可编程DDC由于在小型化以及通道一致性方面的优势,也成为新型全数字阵列雷达数字T／R组件设计中的一个关键技术。文中介绍了具有完全自主知识产权的四通道可编程数字下变频器ASIC芯片的前端设计,包括芯片系统结构设计、各子模块设计（NCO／CIC滤波器／HB滤波器／FIR滤波器）,给出了基于VerilogHDI。语言设计的综合与仿真结果,以及基于SMIC0．18μm库的综合结果。     

An Area Optimization Method for Digital Filter Design

In this paper, we propose an efficient design method for area optimization in a digital filter. The conventional methods to reduce the number of adders in a filter have the problem of a long critical path delay caused by the deep logic depth of the filter due to adder sharing. Furthermore, there is such a disadvantage that they use the transposed direct form (TDF) filter which needs more registers than those of the direct form (DF) filter. In this paper, we present a hybrid structure of a TDF and DF based on the flattened coefficients method so that it can reduce the number of flip‐flops and full‐adders without additional critical path delay. We also propose a resource sharing method and sharing‐pattern searching algorithm to reduce the number of adders without deepening the logic depth. Simulation results show that the proposed structure can save the number of adders and registers by 22 and 26%, respectively, compared to the best one used in the past.     

数字电视插播系统的设计与实现

针对数字电视节目替换过程中出现的马赛克和黑屏现象,提出一种基于AVS标准的数字电视节目插播系统的设计和实现方法。采用节目参考时钟的调整、拼接点的选择、缓冲区控制和码率调整这3种措施,在设计的FPGA硬件平台上实现了节目插播的无缝拼接。对实际的数字电视节目进行测试,结果表明设计的数字电视无缝插播系统能流畅播放节目,无马赛克和黑屏现象。     

An Efficient Power-Delivery Method for the Design of the Power Distribution Networks for High-Speed Digital Systems

In this paper, a new power distribution network (PDN) design method from a power delivery viewpoint is proposed. Two new parameters, the power delivery delay and the $Delta V$ time constant, are introduced to characterize the effects of the lead inductors and decoupling capacitors on the timely power delivery respectively for a high-speed PDN. The decoupling time of a PDN is accurately estimated from the power delivery delay introduced by the inductance of the discontinuities, the charge delivery speed, and the charge supply capacity of the decoupling capacitors are accurately characterized by the $Delta V$ time constant. Based on the two parameters, a complete and systematic power-delivery method for the design of a PDN is developed. The proposed design method is verified by SPICE, full-wave simulations, and measurements. For completion, some specific design considerations are also discussed in detail.