基于FPGA和ADV212的图像实时压缩系统设计

设计了一种基于FPGA和ADV212为核心的图像数据实时压缩系统。该系统采用LVDS传输图像数据,利用FPGA为主控单元完成图像数据的接收,以及对ADV212的模式配置,数据写入,读取并把压缩数据实时上传到上位机,经过实际测试,该系统处理速度高,压缩较好,失真度小,具有较高的实用价值。     

多光谱可见光遥感图像压缩系统设计

为了实现多光谱可见光遥感图像高质量压缩的要求,提出以JPEG2000压缩标准为理论,将FPGA与专用压缩芯片ADV212相结合的空间遥感图像压缩方法.该系统设计采用ADV212,通过小波变换及熵编码实现对大数据量的空间遥感图像进行高质量实时压缩,并且采用FPGA完成图像数据输入、压缩码流输出、图像预处理以及对ADV212的工作模式进行控制.实验结果表明,该系统设计功耗低、成本低、调试简单合理,具有较好的压缩效果,可满足多光谱可见光遥感图像对高质量压缩比的要求.     

基于ADV212的JPEG2000静态图像压缩系统设计

研究了JPEG2000压缩标准及单片实现该标准的专用编解码芯片ADV212,并在分析ADV212的硬件结构及工作原理的基础上,设计了一种ADV212组合Field Programmable Gate Array(FPGA)的静态图像数据压缩电路.其中,系统数据接口采用Universal Serial Bus(USB),FPGA用来实现时序控制和输入输出数据格式的组织,ADV212则进行小波分解和码流组织,以完成图像数据的压缩.利用该系统对标准静态图像的压缩试验表明,系统工作正确可靠,可用于实际图像压缩.     

工业图像实时压缩系统的优化设计

针对传统工业图像实时压缩采集系统中图像数据传输较慢、信号干扰大、压缩不稳定等问题,提出了一种优化设计方案。该设计以FPGA为主控单元,采用标准压缩芯片ADV212进行图像实时压缩处理,并对LVDS传输图像数据的方法进行优化,由传统的外部串化芯片MAX9247和解码芯片MAX9250改为FPGA内部原语OSERDES2和ISERDES2实现数据的串化和解串。实验结果表明,并行数据的传输速率由原来的35MHz提升到50MHz,大幅提升了数据传输的速率,在同样的压缩倍数下,得到了更为清晰稳定的压缩图像。     

基于ADV212的远程图像采集系统设计

针对彩色高清图像远程网络传输带宽需求过大的问题,提出了基于ADV212图像压缩芯片结合FP-GA的压缩、传输解决方案。设计中以彩色高清Bayer格式CMOS作为图像传感器,使用ADV212实现对图像的快速高质量压缩,通过FPGA实现整个系统的控制逻辑,实现对ADV212的配置、驱动以及压缩前图像的分配和压缩后码流数据的打包处理。实验表明该系统可以保证接收图像具有较高的峰值信噪比,能够长期稳定地工作在36Mbyte/s的图像输入条件下,且该系统具有体积小、使用灵活方便、带宽占用低和压缩率可调等优点。     

基于ADV212的高清视频压缩系统设计

针对JPEG2000的复杂性,仅依靠DSP和软件的优化很难再进一步提高其性能,提出了基于专用处理器件ADV212实现高清视频压缩系统的设计方法．设计以专用ADV212作为视频压缩核心,同时利用FPGA实现ADV212的初始化控制、数据采集和辅助处理功能,最终将视频合并为jp2的高清视频格式。试验结果表明,该系统相对DSP实现的高清视频系统,效率提高10％～15％,同时具有体积小、图像质量高、压缩信号易恢复、压缩率可调等优点,支持SMPTE274M（1080i）视频实时编码。     

基于ADV212的高清视频压缩系统设计

针对JPEG2000的复杂性,仅依靠DSP和软件的优化很难再进一步提高其性能,提出了基于专用处理器件ADV212实现高清视频压缩系统的设计方法,设计以专用ADV212作为视频压缩核心,同时利用 FPGA实现ADV212的初始化控制、数据采集和辅助处理功能,最终将视频合并为jp2的高清视频格式.试验结果表明,该系统相对DSP实现的高清视频系统,效率提高10%～15%,同时具有体积小、图像质量高、压缩信号易恢复、压缩率可调等优点,支持SMPTE274M(1080i)视频实时编码.     

基于降斑处理的SAR图像实时压缩系统

为了对SAR图像进行实时压缩和本地存储,基于FPGA和ADV212芯片,利用空域增强Lee滤波算法,设计实现了SAR图像实时降斑压缩系统。测试结果表明,在降斑处理基础上,系统能对大数据量SAR图像进行压缩,产生JPEG2000格式码流,满足实时性、压缩模式和压缩比可选的要求,可支撑目标探测、区域监控等任务应用。     

基于嵌入式的高帧频图像压缩处理装置的设计

针对某些火箭或导弹发射后需要将捕捉到的图像进行压缩处理的需求,设计了一种以FPGA为主控芯片ADV212为压缩电路核心的高帧频图像压缩处理装置,该装置实现了图像采集、存储、压缩电路的设计,逻辑控制部分划分了LVDS图像采集模块,存储芯片缓存模块ADV212压缩模块等对图像信息进行处理,最终使捕捉到的图像经过压缩处理后显示出较好的效果? 经过多次的实验测试及仿真,该装置可达到最高100帧/ｓ的压缩速度且能实时处理图像数据,解决了火箭发射过程中无法实时检测的问题,传回的图像解码后较为清晰,失真度较小,可靠性强。     

车载视频监控记录系统的设计

基于ADV212的视频监控记录系统采用FPGA作为系统的主控器件。介绍了通过主机接口HDATA总线对视频编码器ADV212的初始化。该系统设计在汽车、火车、轮船等交通工具的实际应用中可完成CMOS摄像头输出的图像信号的采集、压缩和海量存储。