低功耗0.35μm CMOS 2.5Gb/s 16∶1复接器设计

采用0.35μm CM O S工艺设计了用于光纤传输系统的低功耗16∶1复接器,实现了将16路155.52M b/s数据复接成一路2.5G b/s的数据输出的功能。该复接器以混合结构形式实现:低速部分采用串行结构,高速部分采用树型结构。具体电路由锁存器、选择器及分频器组成,以CM O S逻辑和源极耦合逻辑(SCL)实现。用Sm art SP ICE软件进行仿真的结果显示:在3.3V供电时,整体电路的复接输出最高工作速度可达3.5G b/s,功耗小于300mW。     

低功耗0．35um CMOS 2．5Gb／s16：1复接器设计

采用0．35um CMOS工艺设计了用于光纤传输系统的低功耗16：1复接器，实现了将16路155．52Mb／s数据复接成路2．5Gb／s的数据输出的功能。该复接器以混合结构形式实现：低速部分采用串行结构，高速部分采用树型结构。具体电路由锁存器、选择器及分频器组成，以CMOS逻辑和源极耦合逻辑（SCL）实现。用Smart SPICE软件进行仿真的结果显示：在3．3V供电时，整体电路的复接输出最高工作速度可达3．5Gb／s，功耗小于300mW。     

低功耗0.35μm3.125 Gbit/s CMOS 4:1复接器

采用CSM0.35μm CMOS工艺,设计了3.125 Gbit/s4:1复接器.系统采用树型结构,由两个并行的低速2:1复接单元和一个高速2:1复接单元级联而成.低速单元采用带有电平恢复的传输管逻辑实现,高速单元采用动态传输门逻辑实现.具体电路由锁存器、选择器、分频器以及输入输出缓冲组成.复接器芯片面积为0.675mm×0.6mm.3.3V电源电压下,芯片整体功耗小于130mW,核心功耗是25mW.最高工作速率可达4Gbit/s.     

低功耗0.35μm 3.125Gbit/s CMOS4∶1复接器

采用CSM0.35μm CMOS工艺,设计了3.125Gbit/s4∶1复接器.系统采用树型结构,由两个并行的低速2∶1复接单元和一个高速2:1复接单元级联而成.低速单元采用带有电平恢复的传输管逻辑实现,高速单元采用动态传输门逻辑实现.具体电路由锁存器、选择器、分频器以及输入输出缓冲组成.复接器芯片面积为0.675mm×0.6mm.3.3V电源电压下,芯片整体功耗小于130mW,核心功耗是25mW.最高工作速率可达4Gbit/s.     

0.18μm CMOS 10Gb/s 4:1复接器集成电路设计

本文主要介绍采用0．18μm CMOS工艺设计用于光纤传输系统的4：1复接器。该复接器采用树型结构源级耦合逻辑(SCFL)电路实现；仿真结果显示：速度达到12．5Gb／s，功耗小于400mw；版图设计使用Cadence软件完成，其面积为2．4平方毫米；最后在TSMC流片。     

超高速0.18μm CMOS复接器集成电路设计

介绍了一种超高速4∶1复接器集成电路。电路采用0.18μm CMOS工艺实现,供电电源1.8 V。电路采用源极耦合场效应管逻辑,与静态CMOS逻辑相比具有更高的速度。为了避免高速时序电路中常见的时钟偏差,在时钟树中放置了缓冲器。在设计中采用有源电感的并联峰化技术有效地提高了电路工作速度。仿真结果表明最高速度可达13.5 Gbit/s,电路功耗约313 mW,复接器芯片面积约0.97×0.88 mm2。     

24Gb/s 0.2μm GaAs PHEMT 2:1复接器

超高速复接器是光通信传输系统中的关键部件之一和速度瓶颈之一。本文利用0．2μm GaAs PHEMT(砷化镓伪高电子迁移率晶体管)工艺，设计出了超高速2：l复接器。应用一种简单而有效的宽带匹配方法，使得外部信号有效地传输到芯片内部。利用源极耦合电容的微分作用，加速晶体管的开、关转换，提高锁存器和D触发器的工作速率。窄传输线当作电感的应用，补偿了电容的影响，同时还减小了芯片面积。设计了一种测试方法，解决了复接器需要多路超高速信号源的问题。芯片通过功能测试验证，数据速率可达到24Gb／s。     

0.25μm CMOS光纤通信用2.5Gb/s 1∶16分接器

文中比较了串行、并行、树型结构分接器的特点 ,介绍了分接器的关键电路的结构和设计考虑 ,并给出了仿真结果。采用伪静态逻辑和树型结构设计的分接器在 2 .5 V电源电压下 ,工作速率达到 2 .5 Gb/s,平均功耗 2 81 m W,面积1 .5 6mm× 1 .86mm。     

10Gb/s0.18μm CMOS工艺复接器设计

介绍一种超高速4∶1复接器集成电路。电路采用0.18μm CMOS工艺实现,供电电源1.8 V。电路采用源极耦合场效应管逻辑(SCFL),与静态CMOS逻辑相比具有更高的速度。为了避免高速时序电路中常见的时钟偏差,在时钟树中放置了缓冲器。在设计中采用有源电感的并联峰化技术有效地提高了电路的工作速度。仿真结果表明电路工作速度可达10 Gb/s,复接器芯片面积约为970×880μm2。     

低功耗10Gb/s CMOS 1:4分接器

采用TSMC0．18μmCMOS工艺实现了一个应用于光纤通信系统SDHSTM-64的10Gb／s 1：4分接器,整个系统采用树型结构,由一个高速1：2分接单元,两个低速1：2分接单元。分频器,数据及时钟输入输出缓冲组成,其中高速分接单元采用共栅结构,单时钟输入的触发器实现;而低速分接单元则由动态CMOS逻辑实现,两个基本结构的使用都有利于降低功耗。该芯片工作速度最高达12．5Gb／s。功耗仅为120mW。     

0.25 μm CMOS光纤通信用2.5 Gb/s 1:16分接器

文中比较了串行、并行、树型结构分接器的特点,介绍了分接器的关键电路的结构和设计考虑,并给出了仿真结果.采用伪静态逻辑和树型结构设计的分接器在2.5 V电源电压下,工作速率达到2.5 Gb/s,平均功耗281 mW,面积1.56 mm×1.86 mm.     

12Gb/s 0.25μm CMOS低功耗1:4分接器

实现了一种能运用于光传输系统SONET OC-192的低功耗单级分接器,其工作速率高达12Gb/s.该电路采用了特征栅长为0.25μm的TSMC混和信号CMOS工艺.所有的电路都采用了源极耦合逻辑,在抑制共模噪声的同时达到尽可能高的工作速率.该分接器具有利用四分之一速率的正交时钟来实现单级分接的特征,减少了分接器器件,降低了功耗.通过在晶圆测试,该芯片在输入12Gb/s长度为231-1伪随机码流时,分接功能正确.芯片面积为0.9mm×0.9mm,在2.5V单电源供电的情况下的典型功耗是210mW.     

0.18μm CMOS 20Gb/s 1:2分接器设计

使用标准0.18μm CMOS工艺设计并实现了1:2分接器.核心电路单元采用一种新的高速、低电压锁存器结构实现.与传统的源极耦合场效应管逻辑结构的锁存器相比,其电源电压更低且速度更快.此外,为了拓展带宽,在缓冲放大电路中采用了负反馈.测试结果表明芯片可以工作于20Gb/s数据速率下.电源电压为1.8V时,包括缓冲电路在内整个芯片的工作电流为72mA.     

12Gb/s 0.25μm CMOS低功耗1:4分接器

实现了一种能运用于光传输系统SONET OC-192的低功耗单级分接器,其工作速率高达12Gb/s.该电路采用了特征栅长为0.25μm的TSMC混和信号CMOS工艺.所有的电路都采用了源极耦合逻辑,在抑制共模噪声的同时达到尽可能高的工作速率.该分接器具有利用四分之一速率的正交时钟来实现单级分接的特征,减少了分接器器件,降低了功耗.通过在晶圆测试,该芯片在输入12Gb/s长度为231-1伪随机码流时,分接功能正确.芯片面积为0.9mm×0.9mm,在2.5V单电源供电的情况下的典型功耗是210mW.     

用于光纤传输系统的10Gbit/s CMOS 1:8分接器

采用TSMC 0.25μm RF CMOS工艺设计了一个应用于光纤传输系统的10Gbit/s CMOS 1:8分接器.整个系统采用树型结构,由3级1:2分接器、2级1:2分频器、级间缓冲器和输入、输出接口电路构成.为了适应高速度的要求,所有电路全都采用源极耦合场效应管逻辑来实现.使用SmartSpice进行了仿真,结果表明:在电源电压为3.3V时,电路的最高工作速率可以达到10Gbit/s,电路功耗约为800mW.     

半速率时钟10Gb／s光纤传输用2：1复接器设计

介绍了使用0．2μm GaAsHEMT工艺设计的一个10Gb／s以上的光纤传输用2：1复接器。该复接器使用了半速率时钟的结构。为了减小功耗，设计时使用了3．3V的电源，并对每个单元进行了优化。整个芯片的功耗约为460mW。测试结果显示，该电路可以工作在10Gb／s以上的数据速率。     

半速率时钟10Gb/s光纤传输用2∶1复接器设计

介绍了使用 0 2 μmGaAsHEMT工艺设计的一个 1 0Gb/s以上的光纤传输用2∶1复接器。该复接器使用了半速率时钟的结构。为了减小功耗 ,设计时使用了 3 3V的电源 ,并对每个单元进行了优化。整个芯片的功耗约为 460mW。测试结果显示 ,该电路可以工作在 1 0Gb/s以上的数据速率。     

用于SDH-64光发射机的低功耗CMOS4:1复接器

介绍了可用于SDHSTM-64光纤传输系统的4：1复接器．整个电路采用树型结构，低速的复接单元采用动态双相伪NMOS逻辑实现，高速的复接单元采用SCL逻辑实现，提出了一种新型采用正反馈对的单端转双端电路，实现由低速单元到高速单元的逻辑变换．基于此结构的全定制单片集成电路采用0．18μm CMOS工艺设计并实现．测试结果表明，在供电电压1．8V，50Q负载条件下，复接输出数据速率超过10Gbit／s，在标准速率10Gbit／s，输出电压峰一峰值180mV时，功耗仅为180mw，抖动4．9／s（rms），芯片面积为0．89mm^2×0. 7 mm^2．     

1212Gb/s 0.25μm CMOS低功耗1∶4分接器(英文)

实现了一种能运用于光传输系统SONET OC-192的低功耗单级分接器,其工作速率高达12Gb/s.该电路采用了特征栅长为0.25μm的TSMC混和信号CMOS工艺.所有的电路都采用了源极耦合逻辑,在抑制共模噪声的同时达到尽可能高的工作速率.该分接器具有利用四分之一速率的正交时钟来实现单级分接的特征,减少了分接器器件,降低了功耗.通过在晶圆测试,该芯片在输入12Gb/s长度为231-1伪随机码流时,分接功能正确.芯片面积为0.9mm×0.9mm,在2.5V单电源供电的情况下的典型功耗是210mW.     

10Gb/s 0.18μm CMOS光发射机芯片

介绍了基于0.18μm CMOS工艺设计的10Gb/s光发射机电路,包括复接器和激光驱动器两部分.仿真结果表明,在1.8V电源电压作用下该电路可工作在10Gb/s速率以上,输入四路单端峰峰值为0.2V的信号时,在单端50Ω负载上的复接输出电压摆幅可达到1.4V以上,电路功耗约为230mW.芯片面积为1.77mm×0.94mm.