基于USB协议的DSP高速上位机接口设计

弹载信号处理机的DSP系统需要高速、简便的上位机接口实现大数据量的变量实时监控和在线程序加载功能。USB接口以其简单、高速与通用的优势成为优选。介绍一种基于USB接口芯片（CY7C68013A）和FPGA实现的ADSP-TS101扩展USB接口的设计方法,该方法利用DSP的Linkport接口,以DMA方式进行高速数据交换,目前该设计已成熟、可靠地应用于某弹载信号处理系统。     

图像制导信息处理机设计

实用化、超高速处理机是成像跟踪呈个关键的技术难题，文中从结构、硬软分割、电路实现技术等方面探讨了图像信息处理机系统的设计思路。笔者认为，只有常任主研究图像跟踪算法的特点，采用恰当的处理机结构，而且充分利用现代大规模集成电路技术和其他电路工艺所提供的物理实现手段，才能研制出高性能和小型化的弹载、星载图像信息处理机。     

基于多处理器的可识别方位引信信号处理系统

设计了一种采用FPGA+DSP系统框架的信号处理机,由3个核心处理器协同工作,共同完成多通道多普勒信号的目标检测和方位识别等功能。该信号处理机在实现频域目标检测功能的同时,实现了8象限的方位识别功能,能够提高引战配合效率。多处理器的分层设计保证了该信号处理机的实时性和灵活性,是一个具有较强可扩展性的信号处理开发平台。     

基于多核处理器的弹载嵌入式系统设计研究

基于实现目标探测识别以及高精度目标信息测量等复杂处理算法的目的,采用单片多核DSP TMS320C6678构成弹载高速多任务实时嵌入式处理平台,通过数据流处理模式的并行软件设计方法,将系统处理任务均衡分配到各处理器内核,以实现实时并行处理,提升弹载信息处理系统的功能和性能。开展基于多核处理器的并行软件研制、充分发挥多核处理能力将成为弹载嵌入式系统软件设计的新课题。     

基于ADF4356锁相环的雷达频率合成器设计

随着弹载武器逐渐向着体积更小、速度更快、频带更宽、功能更多等方向发展,雷达导引头作为弹载武器进行精确识别打击目标的核心系统,对其性能、小型化等方面要求越来越高.雷达频率合成器作为雷达导引头的核心部件,其输出信号可以为雷达系统提供采样时钟信号、直接数字合成(DDS)工作时钟信号、本振信号等,信号的质量直接影响雷达系统的整...     

基于Nios II的弹载高速图像存储记录仪

针对传统弹载图像存储记录仪存在硬件电路体积大、系统扩展性差、数据存储速率低等问题,提出了一种基于Nios II的弹载高速图像存储器设计方案。以FPAG片上软核处理器Nios II为控制核心,采用新的双级流水线存储阵列结构实现图像数据的高速存储,通过信号接口阻抗匹配方案有效增强LVDS图像信号接收稳定性。系统能以240Mb/s的速率循环存储图像数据,具有稳定性强和微体积的优点,试验证明系统稳定可靠,能实现弹载高速图像的精准高速存储。     

基于FPDP的高速数据传输系统设计

针对信号处理系统中,高速数据采集和大吞吐量数据传输的问题,提出了基于FPDP协议的高速数据传输系统设计新方法.给出了设计实例,将回波数据等打包成处理机需要的数据帧后,通过FPDP总线发送到信号处理机.该设计已应用于某雷达信号处理系统中,整机使用证明该系统工作稳定,实现了设计中要求的功能.     

基于弹载嵌入式软件在线更新方法研究

基于解决弹载产品嵌入式产品软件更新无法脱离传统JTAG口并提升软件在线更新可靠性等目的,本文提供了一种以TMS320C6713为核心的嵌入式系统软件在线更新设计方法,充分考虑大批量产品在线更新过程中可能存在的各类通信异常、数据错误等异常情况,采用了多存储区备份和加强的校验等设计方法,有效地提升了弹载产品嵌入式软件在线更新的可靠性、安全性和自恢复能力,同时兼顾了大批量产品更新操作的简洁性,在实际工程项目上取得了良好的应用效果。     

基于DSP+FPGA的弹载综合控制计算机设计与实现

针对弹载计算机的发展趋势,文章介绍了一种使用DSP和FPGA实现高性能和微小型的弹载综合控制计算机。文章描述了该弹载计算机的功能结构,阐述了基本硬件设计,该弹载计算机能够实现模拟量采集、离散量采集、串行通讯和1553B总线接口等功能,具有很高的通用性和扩展性,应用前景十分广阔。     

飞机红外图像高速识别系统

提出了一种用于导弹的飞机红外图像高速识别系统 .系统基于邻域并行的原理 ,采用多处理单元并行的处理结构 ,集图像并行输入、并行处理、并行存储于一体 .对于远距离图像 ,使用适于帧间处理的邻域图像处理机 ,实现弹目交会状态和目标识别 ;对于近距离图像 ,采用探测元与处理电路一一对应的大规模并行数字电路 ,实现目标部位识别 .该系统能够满足弹目高速交会时实时识别的要求 .     

高密度集成与单芯片多核系统及其研究进展

在体积、重量和功耗有严格约束的情况下,系统小型化遇到多种技术挑战,为了满足高密度计算和小型化的要求,高密度系统集成和单芯片多核处理器至关重要。讨论了高密度集成与单芯片多核处理器技术及其研究进展,其中包括单芯片多核处理器(CMP)、片上网络(NoC)、3D集成电路、高密度封装。提出了CMP的两个发展特征,即小核大数量和层次型簇结构。指出高密度集成设计与高密度封装设计逐渐融合,并为单芯片多核系统的物理实现提供了技术保证,为最终实现高密度计算和小型化系统提供了硬件解决方案。     

多核DSP编程技术研究

数字信号处理器（DSP）是对数字信号进行高速实时处理的专用处理器。当前,基于单核结构的嵌入式处理器越来越不能满足日益增长的数据处理应用方面的要求,单纯的增加单个处理器的处理速度更会带来难以接受的能耗。多核嵌入式结构已成为解决这一问题的有效途径,也使整个系统只用DSP搭建成为可能,但同时也为如何开发充分利用多核结构的应用...     

弹上制导电子设备微小型化的关键技术

弹上制导电子设备是精确制导武器系统的关键部件。针对精确制导武器系统的发展方向,结合弹上制导电子设备的技术特点,对弹上制导电子设备微系统的研制需求进行分析。在此基础上,分析了弹上制导电子设备微小型化的2种技术途径,探讨了弹上制导电子设备微小型化的关键技术,给出了相关实验数据,并就航天科研系统开展弹上制导电子设备微小型化工作提出了建议。     

RF-TSV design, modeling and application for 3D multi-core computer systems

The state-of-the-art multi-core computer systems are based on Very Large Scale three Dimensional (3D) Integrated circuits (VLSI). In order to provide high-speed vertical data transmission in such 3D systems, efficient Through-Silicon Via (TSV) technology is critically important. In this paper, various Radio Frequency (RF) TSV designs and models are proposed. Specifically, the Cu-plug TSV with surrounding ground TSVs is used as the baseline structure. For further improvement, the dielectric coaxial and novel air-gap coaxial TSVs are introduced. Using the empirical parameters of these coaxial TSVs, the simulation results are obtained demonstrating that these coaxial RF-TSVs can provide two-order higher of cut-off frequencies than the Cu-plug TSVs. Based on these new RF-TSV technologies, we propose a novel 3D multi-core computer system as well as new architectures for manipulating the interfaces between RF and baseband circuit. Taking into consideration the scaling down of IC manufacture technologies, predictions for the performance of future generations of circuits are made. With simulation results indicating energy per bit and area per bit being reduced by 7% and 11% respectively, we can conclude that the proposed method is a worthwhile guideline for the design of future multi-core computer ICs.     

RapidIO技术在高速信号处理系统中的应用

RapidIO具有传输速度高、可靠性强、灵活性好、实现复杂度低的优点,可广泛应用于高速、海量数据传输等应用中。针对FMCW SAR系统实时性要求高、数据量大、传输率高的需求,提出了基于Ra-pidIO的信号处理系统数据传输方案。该方案以TI的高性能多核DSP TMS320C6678和Xilinx的Virtex6系列FPGA为RapidIO的互连设备实现高速数据传输,设备之间采用四路单通道的数据传输方式。测试结果表明,数据传输速度接近理论极限速度。在实际工作状态下能够满足FMCW SAR信号处理系统的数据传输要求。     

基于Octeon多核网络处理器的IPv6联动IPS研究与设计

对基于Octeon多核网络处理器的新一代IPv6高速网络联动入侵防御系统进行研究,设计了新型联动入侵防御原型.系统基于Octeon多核的高速处理,并结合了IPv6网络中入侵的新特点.在基于入侵检测规则库规则匹配技术的基础上,运用新型的协议分析技术和基于流的检测技术,在Octeon多核间分配控制层与数据层的不同执行,采用命名块机制进行多核间通信,通过数据层核向控制层核的反馈,实现了流处理及协议分析模块与控制模块的高速联动.系统实现了Gbps级的高速入侵检测与联动防御处理.     

基于FPGA的高速数据采集分析系统的设计

为了实现对模拟量的高速采集与快速傅里叶分析,提出了一种基于FPGA的高速数据采集分析系统的设计方案,系统采用Cyclone系列FPGA配合高速A/D转换器,并使用了Altera公司的定制快速傅里叶分析集成核,通信与上位机采用RS 232串行通信标准协议配合基于Matlab GUI的上位机分析软件,并对多组高频模拟信号进行了高速数据采集与快速傅里叶分析实验,同时在上位机分析软件中实时显示出分析结果。实验结果验证了快速傅里叶分析理论,实现了低成本、高性能数据采集分析系统的设计完成。     

一种LTCC带通滤波器研制与实现

低温共烧陶瓷（LTCC）技术作为一种新兴的集成封装技术,已广泛应用于各个电子领域,而建模分析和优化综合是叠层LTCC滤波器设计的关键。在此利用智能方法对叠层LTCC滤波器的建模及优化,采用LTCC工艺技术制备多层结构的LTCC滤波器,从而实现了滤波器优良的高频、高速传输特性和滤波器的小型化和高可靠性。     

Recent progress on high-speed optical transmission

The recently reported high spectral efficiency (SE) and high-baud-rate signal transmission are all based on digital coherent optical communications and digital signal processing (DSP). DSP simplifies the reception of advanced modulation formats and also enables the major electrical and optical impairments to be processed and compensated in the digital domain, at the transmitter or receiver side. In this paper, we summarize the research progress on high-speed signal generation and detection and also show the progress on DSP for high-speed signal detection. We also report the latest progress on multi-core and multi-mode multiplexing.