一种检测程序控制流故障的方法

本文介绍一种在容错处理器中实现控制流故障检测的方法。处理器的容错机制是通过修改超标量体系结构,利用时间冗余技术实现的。处理器支持两个指令流并发执行,本文提出的控制流检测算法是通过比较两个时间冗余的指令流的执行结果实现的,与同类实现方案相比,此方法可以进一步节省硬件资源以及额外的处理器执行时间。     

一种向分支指令后插入冗余指令的容错微结构

随着深亚微米工艺的广泛应用,瞬态故障已成为芯片失效的主要原因.文中提出了一种向分支指令后插入冗余指令的容错微结构,利用分支误预测浪费的处理带宽,降低了冗余执行导致的性能损失.实验结果表明,该技术的性能损失在6%～31%之间,平均为21%,明显低于MBI技术而和DIE技术的性能损失相当.该技术能够检测流水线上各阶段发生的瞬态故障并能恢复处理器状态,故障检测延时短,需要的硬件开销也较小,非常适合提高带有简单预测机制的嵌入式微处理器的容错能力.     

处理器容错技术研究与展望

随着生产工艺的进步和硅形体尺寸的缩小,计算机系统面临着前所未有的瞬态故障影响,可信计算已经成为桌面级和嵌入式系统设计和应用的热点,其中以处理器的可信设计为核心.首先,从容错技术角度对处理器提出了一种新颖的、比较全面的分类方法;在此基础上,以处理器容错技术发展趋势为线索,对目前流行的处理器结构、微结构的容错机制和容错技术以及不同层次上有代表性的最新研究成果做了介绍和分析;最后,对处理器容错技术研究新趋势及其发展方向提出了意见和建议.     

Stratus：一种容错计算机处理系统

Stratus是八十年代推出的—种以硬件为基础的容错计算机处理系统。所谓容错，是为了提高计算机处理系统的可靠性而采取的—种技术措施，它利用冗余技术抵消故障的影响，不论系统的那一部份发生故障，它都能继续准确地工作。     

超标量处理器与VLIW处理器的性能比较

超标量处理器和特长指令字（ＶＬＩＷ）处理器两者每个周期都能执行多条指令，各自采用一种不同的指令调度垭达到多指令执行目的。超标题处理器动态地调度指令，ＶＬＩＷ处理器静态地执行被调度指令。本文对几种不同的超标量处理器结构与加利福尼亚大学研制的一种特长指令字处理器结构进行定量性能比较。概述了几种超标量处理器和为利用并行渗滤调度能力而设计的一种ＶＬＩＷ处理器的体系结构，分析了它们的性能。进行这种比较的动机     

一种容错的分布式服务器复制与更新协议

针对分布式环境提出一种容错的文件数据复制与更新机制,其算法/协议建立在分布式算法理论的基础上,具有较强的容错性、故障恢复透明性和较高的效率,支持服务器同步和异步两种复制模式以及客户机启动与服务器启动两种工作方式。该机制可广泛应用于Internet分布式文件系统、分布式数据库、WEB镜像服务器以及分布式软件分发、群集服务器等应用中。     

一种用于移动代理的高可用性容错机制

针对移动代理自主动态迁移的特性，在移动代理系统中引入原子事务处理，一次正确执行和事务消息队列等机制，提出使用阶段中的观察者来监视移动代理的执行，减少代理被阻塞的可能性，最终提出了一种高可用性的容错机制。     

实时在线的容错技术

现在，容错服务器对很多用户来说，早已不再陌生：建立在冗余技术基础之上的容错服务器，在解决单点故障、缩短故障恢复时间、降低人为错误、减少部件和软件版本不兼容等方面相对于集群服务器都显示出了其强大的优势，并逐渐成为服务器市场的新亮点。     

故障系统容错能力判别的研究

本文把多变量控制系统常出现的故障分为两类:1)第 i 个回路中传感器失效;2)第 j 个回路中执行机构失效。以线性时不变系统为研究对象,本文建立了故障系统的数学模型,提出了仍能保证系统稳定的控制器必须满足的准则,从而为设计具有容错能力的控制系统提供了理论依据。     

基于容错技术的处理器设计

如何提升处理器本身的容错性能,使其能够更好地应用于各种复杂多变的环境,已经成为当前研究的热点;对于这一问题,可以将故障屏蔽技术(三模块冗余,校正器)和故障恢复技术(多数表决恢复,检查点)综合应用到处理器的容错设计中;以VHDL代码实现的8051处理器为研究对象,综合采用上述方法设计容错处理器,并在仿真环境下采用故障注入的方法对其容错性能进行测试和验证;研究表明采用这些技术可以构造具有良好可信性和稳定性的容错处理器。     

联邦滤波器容错信息分配方法研究

研究了子系统发生传感器故障时,信息分配系数对故障子系统和无故障子系统性能的影响,在此基础上,提出了根据各个子系统可能发生故障的概率进行信息分配的容错信息分配方法,根据该方法,可降低故障通过反馈重置对其他无故障子系统的污染程度。提高无故障子系统的容错性和备份能力,减少故障信息在重构联邦滤波器中的影响程度和持续时间,从而可使系统快速输出不含故障信息的融合结果,理论分析和实例仿真证明了所提出方法的正确性和有效性。     

基于MIPS指令集的超标量和超长指令字混合架构处理器设计

针对嵌入式和移动设备对处理器高性能低功耗日趋强烈的要求,提出一种基于MIPS指令集的顺序超标量和超长指令字混合架构处理器设计方案,便于以同构多核架构代替目前业界普遍采用的CPU与DSP异构结构,降低功耗面积,同时以VLIW模式获得较好的DSP性能。在PD（Processor Designer）平台下以LISA语言建立处理器的周期精度软件模拟器,通用性能和DSP性能分别由dhrystone、coremark基准测试程序及EEMBC的telecom测试程序进行验证。测试结果表明该设计以较低的硬件开销通过混合架构获得较高的数字信号处理性能,在高性能低功耗的处理器应用场景中拥有良好的适用性。     

计算机系统容错技术研究

针对计算机系统中软、硬件可靠性问题的不同特点,讨论容错技术的最新发展现状,分析计算机系统中的各种容错方法,包括传统的冗余设计、错误回卷恢复机制以及当前研究较多的一般化容错设计方法等,研究目前已有的一些容错方法在反应延迟、容错成本、精确量化、异构同步、可靠性建模等方面存在的缺陷以及待解决关键问题,并对如何进一步更好地完善和使用这些容错方法进行总结。     

Fault-tolerant systems with concurrent error-locating capability

Fault-tolerant systems have found wide applications in military,industrial and commercial areas.Most of these systems are constructed by multiple-modular redundancy or error control coding techniques,They need some fault-tolerant specific components (such as voter,switcher,encoder,or decoder) to implement error-detecting or error-correcting functions.However, the problem of error detection location or correction for fault-tolerance specific components them-selves has not been solved properly so far.Thus ,the dependability of a whole fault-tolerant system will be greatly affected.This paper presents a theory of robust fault-masking digital circuits for characterizing fault-tolerant systems with the ability of concurrent error location and a new scheme of dual-modular redundant systems with partially robust fault-masking prperty.A Basic robust fault-masking circuit is composed of a basic functional circuit and an error-locting corrector,Such a circuit not only has the ability of concurrent error correction,but also has the ability of concurrent error location.According to this circuit model ,for a partially robust fault-making dual-modular redundant system,two redundant modules based on alternating-complementary logic consist of the basic functional circuit.An error-correction specific circuit named as alternating-complementary corrector is used as the error-locating corrector.The performance(such as hardware complexity, time delay) of the scheme is analyzed.     

降维观测器状态反馈系统的鲁棒容错控制

该文研究一类不确定参数的状态反馈系统的鲁棒容错控制问题,即设计反馈控制器,使闭环系统对可允的参数摄动具有鲁棒性,同时对传感器失效具有完整性。采用Luenberger降维观测器实现了系统状态估计,解决了系统状态不易直接测得的问题。基于Riccati方程和Lyapunov渐近稳定性理论讨论了线性不确定系统在故障情况下的鲁棒镇定问题,给出了传感器失效情况下,系统仍能保持稳定的充分条件,并在此基础上给出了鲁棒容错控制器的设计方法,以设计实例说明了文中设计方法的有效性。     

Fault-tolerant adaptive routing under an unconstrained set of node and link failures for many-core systems-on-chip

An online fault tolerant routing algorithm for 2D mesh Networks-on-Chip is presented in this work. It combines an adaptive routing algorithm with neighbor fault-awareness and a new traffic-balancing metric. To be able to cope with runtime permanent and temporary failures that may result in message corruption, message loss or deadlocks, the routing algorithm is enhanced with packet retransmission and a new message recovery scheme.     

Fault-tolerant control for a class of quantised networked control of nonlinear systems with unknown time-varying sensor faults

ABSTRACT

In this paper, fault-tolerant control problems in quantised networked control of nonlinear systems (NCSs) with sensor uncertainties are considered. The measured output equation of the given NCS system has unknown external time-varying uncertainties that may be unbounded in addition to the effects of network-induced constraints; network-induced delays, network-induced data packet losses and network quantisation errors. A simultaneous observer-controller is constructed to stabilise the overall NCS. A flexible-joint robot link example is simulated to illustrate the significant improvement on system tracking performance.     

专用指令分组密码微处理器体系结构研究

本文以分组密码算法为研究对象,结合微处理器体系结构的特点,研究能够高效灵活实现多种分组密码算法的处理器体系结构。论文通过分析现有分组密码算法结构特点,从实现方式的灵活性和高性能角度出发,提出了一种基于专用指令集的分组密码微处理器的设计思路,并给出了分组密码微处理器的运算单元设计方案及整体系统架构。