测控通信系统中低延迟视频编码传输方法研究

为降低测控通信系统延迟对无人飞行器性能影响,在深入分析影响测控通信视频编码传输延迟基础上,提出了一种适合于测控通信传输的低时延视频编码传输帧结构。算法引入帧内刷新编码方式将I帧码流平均到其他P帧中,使得压缩后各帧编码码流尽可能得到平均,从而减少编码发送缓冲区延迟;根据slice编码方式的独立性将一帧图像分成多个slice并行编码模式以减少编码处理延迟;同时去除双向预测编码B帧模式以减少帧排序延迟。实验采用新一代HEVC标准进行仿真分析,结果表明算法在不明显降低视频编码质量前提下,使得压缩后各帧码流大小尽可能平均,有效地减少了测控通信系统中视频压缩传输延迟。     

超高清实时H.264/AVC编码系统设计

基于多核处理器的并行计算能力,设计并实现实时超高清分辨率(3 840×2 160)的H.264/AVC视频编码系统。该系统在原始像素输入端实现高效的内存管理,超高清编码器采用帧级、条带级、指令级的并行方案,码流输出端则采用FIFO缓冲器对RTP包的传输速度进行控制。实验结果表明,编码系统能实时对超高清视频源进行并行编码,通过RTP封装格式传输至IP网络,用户可使用视频播放器接收并回放。     

可分级视频编码的输电线路状态监测设备研究

为降低监测系统视频图像的编码系统复杂度,提出一种视频/图像一体化状态监测技术,采用可分级编码方式压缩编码一次即可同时获得较低分辨率的视频流和高分辨率的图片信息,实际应用中可根据带宽情况或者用户需求从编码的可分级视频流中提取较低分辨率的监控视频码流或抽取相应的高分辨率、高质量的I帧图片进行传输。     

基于信息复用的多路x265视频编码系统设计

为了满足不同网络环境下的用户需求,视频节目往往需要经过多次编码以产生不同码率的多个码流.这种多次独立编码方式存在计算资源消耗大和效率低等问题,利用视频在不同码率编码时存在的编码信息相关性,设计了基于编码信息复用的多路x265视频编码系统,使多个从编码器复用主编码器产生的编码信息,如编码单元(CU)的层次划分信息、预测单元(PU)的模式判别信息以及运动估计参考帧信息等,从而大幅提高多路编码效率.该系统支持单路视频输入,进行基于信息复用的多路编码后,同时输出不同码流的多路码流.实验结果表明,与传统的多次独立x265编码相比,该系统在保证视频质量的前提下,对高清1080p和准高清720p视频分别节省了43.32％和52.79％的编码时间.     

MPEG-2全I帧压缩流的高清视频质量客观评价研究

主要研究对MPEG-2全I帧压缩的高清视频码流客观质量评价的方法,对不同码率的全I帧高清测试序列在压缩域进行压缩特征参数码率和平均量化因子的提取,并对其进行加权,得到客观质量评价值。实验结果表明,设计的视频质量客观评价系统得到的结果与主观评价具有较好的一致性,可用于MPEG-2全I帧压缩的高清视频质量评价。     

MPEG-2全Ⅰ帧压缩流的高清视频质量客观评价研究

主要研究对MPEG-2全I帧压缩的高清视频码流客观质量评价的方法,对不同码率的全I帧高清测试序列在压缩域进行压缩特征参数码率和平均量化因子的提取,并对其进行加权,得到客观质量评价值.实验结果表明,设计的视频质量客观评价系统得到的结果与主观评价具有较好的一致性,可用于MPEG-2全I帧压缩的高清视频质量评价.     

AVS编码器中帧内预测模块的硬件设计

根据AVS标准中帧内预测算法的特点,提出了一种应用于AVS高清实时编码器的帧内预测硬件设计方案.该设计中将亮度和色度预测共用一个预测单元,采用6路数据并行流水处理的结构,提高了处理速度.同时在分析AVS帧内预测各模式算法的基础上,结合移位寄存器操作实现各模式运算单元的进一步资源共享,简化了参考数据选择机制,减少资源消耗.实验结果表明,该设计完全能够满足高清视频图像(1 920×1 080,30 f/s(帧/秒))实时编码要求.     

基于H.264码流的高清视频质量评价算法

提出了一种基于压缩域H.264视频流的高清视频质量客观评价方法.该算法直接从H.264视频码流中提取指定视频特征,通过线性拟合,建立各视频特征与最终图像质量之间的数学模型,从而实现对视频质量的客观评估.该算法定义了2个视频图像特征:度量压缩损伤的量化因子和编码跳过宏块数目.实验结果表明,基于这2个参数所获得的客观评价结果和主观感受具有较高的相关性.此外,由于该算法只需压缩码流中的特征参数即可实现可靠的快速评价,可广泛应用于实时终端场合.     

一种高精度的压缩域视频目标分割算法

该文提出了一种工作于MPEG压缩域的快速视频目标分割算法。该算法以从MPEG1/2码流中部分解码提取的特征为输入,提取P帧中的运动目标。针对一般的压缩域算法目标边界精度不高的特点,算法采用I帧和P帧中每个块的直流DCT系数和3个交流DCT系数,以及运动补偿信息,重建出P帧的原图像1/16大小的子图像,采用快速平均移聚类得到具有较高边界精度的亮度一致的区域;针对运动向量的噪声容易造成错误检测的缺点,算法结合聚类分析结果和运动块的分布,采用基于马尔可夫随机场的统计标号方法对目标和背景区域进行分类,得到每个P帧的目标掩模。该算法可以得到44子块的边界精度,对于CIF格式的码流,在Pentium IV 2GHz平台上可以达到每秒40帧的处理速度。     

基于FPGA的JPEG高速编码系统

介绍了一种基于FPGA的高速编码系统。该系统通过增加编码核的数量实现了并行加速处理图像,利用4个编码核,使系统能够同时并行处理4个相邻的8×8图像块,编码核之前的乒乓缓存设计保证了4个编码核保持高效率工作。系统的DDR缓存保证了编码器的输出能够及时送出,不造成数据阻塞。在系统的firmware管理下,中断程序捕获的码流,由主程序进行码流输出和帧率控制,保证了不会丢帧或浪费编码资源。实验结果表明,该系统满足了10%的压缩率和PSNR 36dB以上的压缩质量的要求。该系统在100MHz下的处理速度为210fps,分辨率为1024×768。实现了较低频率下的高速编码。     

低码率下实时高清视频压缩方案

在低码率的条件下,H.264视频压缩很容易产生失真并且基于这一标准的高清实时编码具有较高复杂度,在硬件中很难实现。提出一种解决方案,在低码率的条件下,可以在TI TMS320C6455 DSP上实现720p@25 f/s高清格式视频的实时编码。该方案通过在整数变换和量化前采取全零块预测方法,同时使用视频抽样、DSP优化和插值处理来降低编码复杂度,达到高速实时压缩的目的。实验结果表明,该方案在低码率下,编码速度能满足实时视频的要求,在客观峰值信噪比指标(PSNR)及人眼视觉特性上都远优于原标准。     

基于H．264视频编解码DSP实现与优化

H．264是最新的视频编码国际标准,是图像通信研究领域的热点问题之一,利用高性能数字信号处理器来实现H．264实时编解码是一种快速有效的方法,有助于H．264视频标准的迅速推广和应用。TI公司生产的DM64X系列芯片具有很强的并行处理能力和信号处理功能,是实现H．264编解码的理想平台。给出视频编解码在DSP中实现的一些关键问题,针对DM642的整体系统方案,设计出为H．264的实时实现搭建了良好的硬件平台,并给出系统的性能测试结果。解码速度达到了实时的效果,图像主观质量较好,无明显方块效应,码率也比较低。     

基于CUDA平台的并行化实时视频编码

HD视频的编码技术具有广阔的应用前景,为解决其大数据量实时处理的瓶颈问题,提出一种基于CUDA平台的并行编码系统架构。根据CUDA平台软硬件结构特性,采用三级并行机制;并提出一种高并行化快速ME搜索算法;同时合理分配内存空间,实现大数据量的实时运算与存取。实验结果表明,方案具有高并行度,高编码速率的特点,对HD视频可达到实时编码要求。     

Real-Time 3D Depth Generation for Stereoscopic Video Applications with Thread-Level Superscalar-Pipeline Parallelization

We propose a low-complexity algorithm for stereoscopic video applications that generates a high-quality 3D image depth map from a single 2D image. Based on their characteristics, 2D images are classified into one of three categories before being processed by the proposed low-complexity algorithm to generate corresponding depth maps. We also extend the 3D depth algorithm to construct a parallel 3D video system. A thread-level superscalar-pipelining approach is developed to parallelize the 3D video system. Experimental results for HD1080 resolution images demonstrate that the algorithm can generate high-quality depth maps with an average reduction in the computational complexity of 98.2 % compared with a conventional algorithm. The parallel 3D video system can achieve a processing speed of 63.66 fps for HD720 resolution video.     

基于ADI H．264编码库的视频压缩系统设计与实现

基于H．264视频编码标准和ADSP—BF561双核的结构特点．结合ADI公司提供的H．264编码库,完成整个编码系统的设计。设计中图像采集采用OV7660,并利用了ADI公司高效、完备的系统级编码库支持,充分考虑了双核DSP的BF561在图像处理中的优异性能进行并行编码。测试结果表明,在BF561上实现H．264视频编码,实现视频流的高质量压缩是完全可行的。     

基于BF561的H.264并行编码的研究

基于H.264视频编码标准和多核DSP ADSP-BF561的结构特点,提出了一种H.264并行编码方案.这种方案将输入视频分为两个相对独立的Slice编码,适应该DSP的同构双核结构,充分发挥了DSP的处理性能.实验结果表明,该并行方案在几乎不降低图像质量的情况下,编码速度提高了40%左右.     

基于FPGA和DSP的音视频采集处理系统设计

为了实时记录飞机飞行及作业过程中的各种信息,提出了一种基于FPGA和DSP的机载音视频采集处理系统。FPGA作为协处理器,完成对高清视频信号和音频信号的采集、解码以及格式的转换。DSP作为主处理器,在Linux系统的开发环境下,以视频H.264编码算法和音频G.711编码算法为核心完成了对音视频信号的压缩和存储。该系统性能稳定,实用性强,能够满足飞机飞行6小时的5路视频和2路音频信号的采集、存储和回放,达到了设计要求,具有一定的参考价值。     

基于MJPEG2000嵌入式网络视频采集压缩系统的设计与实现

本文设计了DSP ARM的独立双核结构的嵌入式视频压缩系统。该系统将采集到的连续视频序列按新一代图像压缩标准MJPEG2000压缩后，数据打包发送到网络。本文介绍了系统实现的原理和方法．重点介绍了如何高效地设计ARM与DSP之间的接口以满足嵌入式系统的实时性要求。试验结果表明，各项指标均达到设计要求。该系统为实现远程监控及视频网络传输等提供了解决方案。     

基于TMS320C6201的DMA数据传输优化

以一个实际的视频编码系统为背景，提出了基于TMS320C6201 DSP芯片的3种DMA方式数据传输方案，并对3种方案进行了比较分析与实验。实验结果表明，3种DMA方案不仅具有较高的数据传输效率，而且对各类视频场景具有通用性。     

基于ADI DSP-BF533的H.264视频采集编码系统设计

设计了一种嵌入式H.264视频流采集编码传输系统.方案基于ADI公司的视频处理器ADSP-BF533,通过摄像头采集视频图像并存储,在DSP内采用软编码的方式对采集的视频图像进行H.264压缩处理.通过以太网接口实现压缩的数据流传输以太网传输.