数字系统设计的工具——降维卡诺图的应用

降维卡诺图的概念，在有的教材中虽有论述，但多对组合设计进行讨论。本文着重讨论利用降维卡诺图对数字系统设计的问题。     

卡诺图在时序逻辑电路设计中的应用

卡诺图是分析和设计数字电路的重要工具,本文首先阐述卡诺图模型建立方法,然后通过时序逻辑电路设计实例讨论卡诺图的应用方法,最后对卡诺图应用进行剖析。本文总结归纳了初学者理解上容易犯错的关键点,可使学生学习卡诺图时避开一些误区,从而熟练掌握和运用卡诺图工具。     

一种新型卡诺图及其应用

本文在传统卡诺图的基础上导出一种新型卡诺图，定义为点线卡诺图．并举出应用实例．这种卡诺图，用点和线表示变量或变量组合；它的应用更广泛，它使化简等过程关系更清楚．结果更直观．     

用变量矩阵引出卡诺图化简逻辑函数

逻辑函数表达式是描述数字电路输出输入关系的数学模型,逻辑函数的化简是分析和设计数字电路的重要步骤之一。目前,用卡诺图化筒逻辑函数仍是最常用的方法。作者用变量取值组合所构成的矩阵引出卡诺图;方法是将全部变量分成两组,各纽按只有一个变量取值不同的顺序排成一行和一列,得到的矩阵就是卡诺图。与现行的用最小项概念引出卡诺图的方法相比,理论性强,方法简便,特别是在多变量卡诺图的画法上,具有更明显的优越性。本文是工程数学应用于数字电路的一个突破。     

气动逻辑回路规范化设计方法探讨

作者在于通过用卡诺图法设计气动逻辑回路,对气动逻辑回路设计方法的规范化作一些探讨,并举例说明了卡诺图设计法的方法和步骤。文中介绍的卡诺图法具有方法规范、步骤新颖、容易理解和掌握的优点,便于推广应用,对提高气动逻辑回路的设计质量有重要意义。     

组合开关线路的设计(下)

四、逻辑线路设计组合开关线路的形式很多,本节所讨论的“与非——与非”线路和“或非——或非”线路是常用的线路.这两种线路设计的基本方法也适用于其它形式组合开关线路的设计.组合开关线路中,最后产生函数的组件称为最终组件.除“非”组件以外的其它组件,均称驱动组件.“与非——与非”线路是指驱动组件和最终组件均采用“与非”门(组件)的线路;“或非——或非”线路是指驱动组件和最终组件均采用“或非”门的线路.     

次态卡诺图在时序逻辑电路中的应用

基于逻辑电路的设计中经常涉及到用卡诺图化简逻辑函数的过程,给出了利用次态卡诺图设计逻辑电路的方法及不同触发器的状态方程在次态卡诺图上的表示,并举例加以说明。     

基于稳健神经网络的CMOS电路开关级设计

基于数字电路开关级设计的优越性、稳健布尔神经网络和开关级电路结构的相似性,提出了一种基于稳健布尔神经网络的互补金属-氧化物半导体(CMOS)晶体管电路的开关级设计方法.该方法通过神经元激活函数推导开关级电路的开关函数,同时引入神经网络中卡诺图化简和最小项限制的化简方法.所得电路可以和传统的开关级电路相吻合,电路结构清晰,并进一步减少了金属-氧化物半导体(MOS)晶体管的数目.     

基于覆盖技术的异步时序电路设计

该文根据动态卡诺图的原理,提出了异步时序电路设计的新方法-基于覆盖技术的异步时序电路设计法。该方法采用α,β覆盖,不仅可通过卡诺图直接得出整个电路的次态方程,而且与传统的异步时序电路设计方法相比,成本更低、功耗更低、延时更少。     

多输出组合逻辑函数共卡诺图化简法的研究

针对多输出逻辑函数,建立了一种规范化的共卡诺图化简沦。该化简法要求用一张卡诺图表示多输出逻辑函数,使得它们的共享部分在几何上相互重叠,为辨识共类共享最小项和合并提供了方便。以实例说明了共卡诺图化简法的应用,展示了该方法化简多输出逻辑函数简洁明快的特色。     

卡诺图在可编程控制器编程中的运用

本文介绍了运用卡诺图来编写可编程逻辑控制器（PLC）逻辑程序的优点及方法，并通过实例说明了卡诺图在设计逻辑程序时的实用性和简易性。     

电子计数器设计的新方法——复位表法

“复位表法”是在布尔代数与卡诺图的基础上,经过反复实践推导出来的。该方法从79年初步总结出来到现在,作了大量的实验,其结果都符合要求。该方法和大专院校课本中向学生传授的“卡诺图法”比较,方法简单,容易掌握,使用方便,设计速度快。而且不受进制数的限制。电子计数器的用途是十分广泛的,在数据处理系统、电子计算机、数字式仪表以及各种自动化装置中都要用到它。目前电子计数器设计的方法很多,如卡诺图法、波形图法和编码表法等,用的最多的是卡诺图法。所以在大专院校的课本中主要以卡诺图法向学生进行传授。但是,不管哪种方法,都离不开布尔代数的基本原理与公式。在逻辑电路的设计与研究中,经常要用到的工具是布尔代数与卡诺图,布尔代数是1948年数学家布尔(Boole)最先提出的,所以称为布尔代数(又称逻辑代数)。范奇(Veitch)和卡诺(Karnaugh)在逻辑电路的简化上又进一步提出来一种图表的形式,所以称其为卡诺图。布尔代数的优点是没有局限性,但在解决一些比较复杂的逻辑电路的设计时,不仅需要熟练的运用其公式和定理,而且还要凭借于设计人员的经验和运算技巧;卡诺图法的优点是简单直观,但是变量多于四个以后,就失去了这种优点,所以卡诺图法也就变得实用意义不大了。用卡诺图法设计电子计数器,仍然存在着上述同样的缺点。“复位表法”是为克服卡诺图法存在的缺点,经过几年的反复实践,分析推导出来的一种电子计数器设计的新方法。电子计数器的种类很多,这里只介绍同步和异步两种计数器的设计方法。同步计数器内各触发器的CP输入端系并联接往脉冲源CP。当计数脉冲输入时,各触发器是同步工作的,所以在同步计数器的设计时,只考虑各触发器控制端的接法就行了。异步计数器内各触发器,在输入信号的作用下是串行逐级翻转的,所以在设计时除必须找出各触发器的控制端的接法外,还要决定各CP端的接法。因此设计方法和同步计数器的设计不一样而且比较复杂。由于上述原因,同步和异步计数器的设计方法分开介绍,并采用复位表法与卡诺图法相比较的办法,以便了解它们之间的关系与各自的特点(文中全采用8421编码,以集成Jk触发器为元件,设计过程采用正逻辑)。     

罗辑式化简的《1—0》表法

<正> 一、问题的提出为了得到合理的逻辑线路,首先应将实现某种逻辑功能的等式化至最简。常用的组合逻辑化简方法有代数法和图解法两种。代数法(公式法)是用基本逻辑等式和常用逻辑等式将给定的逻辑式化至最简,这要求具有熟练运用各基本逻辑式的技巧和能力;几何法(卡诺图)则较简捷直观,且易于掌握,是少变量逻辑化简的有效工具之一。但当变量超过六个时,用上述方法进行逻辑化简就变得比较困难和复杂了。本文提出的组合逻辑式化简的《1-0》表法,是综合了代数法和图解法的优点而提出的     

同步计数器修正法设计

用修正法设计任意进制同步计数器是在同步二进制计数器高低位触发器连接具有规律的基础上,改变其中某些位的驱动方程,使之接N进制计数器状态计数,修正法较常规用卡诺图化简-求状态方程-求驱动方程的方法,工作效率大为提高,省去了大量重复的卡诺图化简及繁琐的状态方程,避免人为因素造成的差错。     

用卡诺图设计Ⅴ╱Ⅶ编码器和Ⅶ╱Ⅴ译码器

介绍用多变量卡诺图设计Ⅴ/Ⅶ编码器和Ⅶ/Ⅴ译码器的方法。特点是直观、简便、易于掌握。阐述了Ⅴ/Ⅶ编码器和Ⅶ/Ⅴ译码器在数据传输系统中的应用以及用多变量卡诺图进行设计的具体步骤和方法,并提供了具体的逻辑电路图。     

数字技术中图形原理的研究与应用

用卡诺图化简、分析逻辑函数具有简洁、直观等优点,但在多变量的数字技术研究中因图形的复杂性难以使用卡诺图分析方法.基于此,本文提出了数字逻辑图形原理,该原理仅依据数字逻辑函数的最简与或式的因子特征就可得出相对应的虚拟卡诺图特性,并给出其虚拟卡诺图的各卡诺圈彼此相隔、相交及相切的判断原理.本文还进一部研究了电路产生数字险象的虚拟卡诺图分析原理和解决方法.数字逻辑图形原理避免了多数字变量的卡诺图图形实际建立的复杂性,给多数字变量的卡诺图理论分析及应用提供了新的研究方法.     

卡诺图在时序逻辑电路自启动设计中的应用

以时序逻辑电路设计中的一个实际电路为例，说明卡诺图（Ｋａｒｎａｕｇｈｍａｐｓ）在时序逻辑电路自启动设计中的重要作用；并在理论上给出自启动设计必须遵循的充要条件，从而使卡诺图方法这一基本理论在自启动设计中更趋完善。     

分析一般时序电路的一种简捷方法—卡诺图法

本文采用驱动方程－卡诺图－状态转换图的方法，分析由触发器组成的一般时序电路，比一般资料所有的驱动方程－状态方程－状态转换真值表－状态转换图的方法清晰，简捷，它用填写卡诺图的方法代替繁琐的计算法。     

公用数字序列在机床变速系统中的应用

运用公用控制原理和公用数字序列控制方案设计方法，设计组合开关公用数字序列控制方案，对机床液压变速系统实现集中变速控制，在机床变速系统中应用组合开关代替复杂的控制线路和机械结构，使变速系统简化，并能实现远距离集中操纵。     

逻辑函数最简化探索

逻辑变量上了五个,卡诺法的方格数急剧增加,不便应用;而Q-M法又相当繁。对此,笔者提出田字法方案,并总结出逻辑最优化三原则。田字法田字法是将卡诺法与Q-M法有机结合而成的方法。框图如图1中,小方框内填的