基于二极管技术优化射频集成电路的ESD

在CMOS集成电路设计中,工艺尺寸不断减小、栅氧厚度不断变薄,对ESD提出更高的要求。尤其在射频集成电路中,ESD的寄生电容对射频性能将产生不可忽略的影响。基于二极管正向偏置对ESD电流的泄放能力,通过引入电感和电容对ESD脉冲的精确模拟,通过设计有效的有源RC电源钳位电路,考虑到版图电阻电容寄生对ESD的射频性能的影响,提出3种版图设计,对各种版图进行了仿真,分析ESD和射频性能,提出了最优的版图,满足射频集成电路应用的ESD保护电路。     

高温正向栅电流下Ti/Pt/Au栅SiC MESFET的栅退化机理

SiC MESFET器件的性能强烈依赖于栅肖特基结的特性,而栅肖特基接触的稳定性直接影响其可靠性.针对SiC MESFET器件在微波频率的应用中射频过驱动导致高栅电流密度的现象,设计了两种栅极大电流的条件,观察栅肖特基接触和器件特性的变化,并通过对试验数据的分析,确定了栅的寄生并联电阻的缓慢退化是导致栅肖特基结和器件特性退化,甚至器件烧毁失效的主要原因.     

功率RMOS器件的优化设计

从ＲＭＯＳ器件的导通电阻模型出发，通过分析导通电阻与栅氧化层厚度和槽深间的定量关系，得出：减薄栅氧化层厚度或增加槽的深度，可以降低器件的导通电阻和器件的反向耐压；反之，器件的导通电阻和反向耐压增加。同时，浅槽结构比深槽结构更理想。文中还讨论了器件的版图布局。结果表明，条形结构优于元胞结构。     

新型低Cgs射频LDMOS器件设计

为了降低栅源寄生电容Cgs,提出了一种带有阶梯栅n埋层结构的新型射频LDMOS器件;采用Tsuprem4软件对其进行仿真分析,重点研究了n埋层掺杂剂量和第二阶梯栅氧厚度对栅源寄生电容Cgs的影响,并结合传统的射频LDMOS基本结构对其进行优化设计。结果表明：这种新型结构与传统的射频LDMOS器件结构相比,使得器件的栅源寄生电容最大值降低了15.8%,截止频率提高了7.6%,且器件的阈值电压和击穿电压可以维持不变。     

具有石墨烯辅助导电层的碳纳米管射频场效应晶体管

采用纯度高于99%的半导体型单壁碳纳米管分散液制备碳纳米管无序网络作为射频场效应晶体管的有源沟道材料,使用单层石墨烯作为器件源漏的辅助接触电极,研制出T型栅结构的碳纳米管射频场效应晶体管。采用石墨烯加强晶体管器件的欧姆接触,降低器件的寄生电阻和寄生电容,提高器件的高频性能。实验制备的碳纳米管射频晶体管沟道长度为90nm左右,电流增益截止频率f_T达到13.5GHz,最大振荡频率f_(max)达到10.5GHz,体现了碳纳米管在射频器件应用领域的技术潜力。     

一种减小版图共模偏差的方法

在版图设计过程中经常会遇到差分输出信号共模点存在偏差的问题。以带共模反馈(CMFB)结构的两级运算放大器为例,对版图分别提取寄生电容C+CC和寄生电阻R进行后仿,对比后仿结果,验证了共模偏差主要是由于寄生电阻的影响。根据后仿结果,采用Calibre软件对版图寄生电阻R进行筛选,找到了影响版图共模点偏差的主要走线,通过将该走线改为并联的形式来减小寄生电阻,使输出差分信号共模偏差由0.172 3 mV下降到15.559μV。     

SOI动态阈值MOS器件结构改进

传统SOI DTMOS器件固有的较大体电阻和体电容严重影响电路的速度特性,这也是阻碍SOI DTMOS器件应用于大规模集成电路的最主要原因之一.有人提出通过增大硅膜厚度的方法减小器件体电阻,但随之而来的寄生体电容的增大严重退化了器件特性.为了解决这个问题,提出了一种SOI DTMOS新结构,该器件可以分别优化结深和硅膜的厚度,从而获得较小的寄生电容和体电阻.同时,考虑到沟道宽度对体电阻的影响,将该结构进一步优化,形成侧向栅-体连接的器件结构.ISE-TCAD器件模拟结果表明,较之传统SOI DTMOS器件,该结构的本征延时和电路延时具有明显优势.     

射频CMOS建模：不同栅指数目的RF-MOSFET可缩放模型

本文提出了一个新颖的不同指头数目的RF-MOSFET可缩放模型。所有的寄生参量包含栅极电阻,衬底电阻,寄生电容等的计算都直接可以从实际器件版图当中获取。该模型通过典型 0.13μm RF-CMOS工艺制造的不同栅指数的NMOSFET,其中栅长为固定值2.5μm,栅宽为固定值0.13μm,对模型在100MHz~20.05GHz频率范围内小信号S参数进行了验证和比较。测试与仿真数据得到了很好的吻合,这表明我们的模型是精确而且有效的。     

悬浮栅结构ISFET动态特性的HSPICE仿真

通过对ISFET敏感机理的理论分析,根据表面基模型,建立了悬浮栅结构ISFET器件的HSPICE动态行为模型,对ISFET器件的动态特性进行仿真得到时间响应曲线,并探讨了薄膜等效电阻、薄膜等效电容、互连线寄生电容和寄生电阻等因素与动态特性中延迟时间和迟滞等不理想因素的关系,为ISFET/REFET差分结构集成传感器芯片设计提供理论指导.     

尺寸可变的65nm多叉指射频CMOS器件模型提取与优化

通过对CMOS PSP直流核心模型进行STI参数的修正、探针电阻的引入和提取以及尺寸可变的源漏寄生电阻表达式的引入,呈现了一个尺寸可变的65 nm多叉指射频CMOS器件模型及其提取和优化方法.与实验数据比较结果表明,该模型及其提取和优化方法能够在14 GHz以内精确地预测器件性能.     

基于60 nm T型栅fT & fmax为170 & 210 GHz 的InAlN/GaN HFETs 器件

基于蓝宝石衬底InAlN/GaN异质结材料研制具有高电流增益截止频率(fT)和最大振荡频率(fmax)的InAlN/GaN异质结场效应晶体管 (HFETs)。基于再生长n GaN欧姆接触工艺实现了器件尺寸的缩小,有效源漏间距(Lsd)缩小至600 nm。此外,采用自对准栅工艺制备60 nm T型栅。由于器件尺寸的缩小,在Vgs= 1 V下,器件最大饱和电流(Ids)达到1.89 A/mm,峰值跨导达到462 mS/mm。根据小信号测试结果,外推得到器件的fT和fmax分别为170 GHz和210 GHz,该频率特性为国内InAlN/GaN HFETs器件频率的最高值。     

超薄势垒InAlN/GaN HFET器件高频特性分析

采用二次外延重掺杂n+ GaN实现非合金欧姆接触,并通过优化干法刻蚀和金属有机化学气相沉积(MOCVD)外延工艺,有效降低了欧姆接触电阻.将非合金欧姆接触工艺应用于InAlN/GaN异质结场效应晶体管(HFET)器件制备,器件的有效源漏间距缩小至600 nm.同时,结合40 nm T型栅工艺,制备了高电流截止频率(fT)和最大振荡频率(fmax)的InAlN/GaN HFET器件.结果显示减小欧姆接触电阻和栅长后,器件的电学特性,尤其是射频特性得到大幅提升.栅偏压为0V时,器件最大漏源饱和电流密度达到1.88 A/mm;直流峰值跨导达到681 mS/mm.根据射频小信号测试结果外推得到器件的fT和fmax同为217 GHz.     

Investigation and statistical modeling of InAs-based double gate tunnel FETs for RF performance enhancement

In this paper,RF performance analysis of InAs-based double gate (DG) tunnel field effect transistors (TFETs) is investigated in both qualitative and quantitative fashion.This investigation is carried out by varying the geometrical and doping parameters of TFETs to extract various RF parameters,unity gain cut-off frequency (ft),maximum oscillation frequency (fmax),intrinsic gain and admittance (Y) parameters.An asymmetric gate oxide is introduced in the gate-drain overlap and compared with that of DG TFETs.Higher ON-current (ION) of about 0.2 mA and less leakage current (IOFF) of 29 fA is achieved for DG TFET with gate-drain overlap.Due to increase in transconductance (gm),higherf and intrinsic gain is attained for DG TFET with gate-drain overlap.Higher fmax of 985 GHz is obtained for drain doping of 5 × 1017 cm-3 because of the reduced gate-drain capacitance (Cgd) with DG TFET with gate-drain overlap.In terms of Y-parameters,gate oxide thickness variation offers better performance due to the reduced values of Cgd.A second order numerical polynomial model is generated for all the RF responses as a function of geometrical and doping parameters.The simulation results are compared with this numerical model where the predicted values match with the simulated values.     

功率增益截止频率为183GHz的In0.53Ga0.47As/In0.52Al0.48As HEMTs

通过合理的外延层材料结构设计和改进的器件制备工艺,制备出功率增益截止频率(fmax)为183GHz的晶格匹配InP基In0.53Ga0.47As-In0.52Al0.48As HEMT.该fmax为国内HEMT器件最高值.还报道了器件的结构、制备工艺以及器件的直流和高频特性.     

30 nm T-gate enhancement-mode InAlN/AlN/GaN HEMT on SiC substratesfor future high power RF applications

The DC and RF performance of 30 nm gate length enhancement mode (E-mode) InAlN/AlN/GaN high electron mobility transistor (HEMT) on SiC substrate with heavily doped source and drain region have been investigated using the Synopsys TCAD tool. The proposed device has the features of a recessed T-gate structure, InGaN back barrier and Al₂O₃ passivated device surface. The proposed HEMT exhibits a maximum drain current density of 2.1 A/mm, transconductance g_m of 1050 mS/mm, current gain cut-off frequency f_t of 350 GHz and power gain cut-off frequency f_max of 340 GHz. At room temperature the measured carrier mobility (μ), sheet charge carrier density (n_s) and breakdown voltage are 1580 cm²/(V·s), 1.9×10¹³ cm^-2, and 10.7 V respectively. The superlatives of the proposed HEMTs are bewitching competitor or future sub-millimeter wave high power RF VLSI circuit applications.     

功率增益截止频率为183GHz的In0.53Ga0.47As/In0.52Al0.48As HEMTs

通过合理的外延层材料结构设计和改进的器件制备工艺,制备出功率增益截止频率（fmax）为183GHz的晶格匹配InP基In0.53Ga0.47As-In0.52Al0.48As HEMT。该fmax为国内HEMT器件最高值,还报道了器件的结构、制备工艺以及器件的直流和高频特性。     

200nm栅长In0.52Al0.48As／In0.6Ga0.4As MHEMTs器件

利用电子束光刻技术制备出200nm栅长GaAs基InAIAs/InGaAs MHEMT器件.Ti/Pt/Au蒸发作为栅极金属.同时为了减少栅寄生电容和寄生电阻,采用3层胶工艺,实现了T 型栅. GaAs基MHEMT 器件获得了优越的直流和高频性能,跨导、饱和漏电流密度、域值电压、电流增益截止频率和最大振荡频率分别达到510mS/mm, 605mA/mm, -1.8V, 110GHz及 72GHz,为进一步研究高性能GaAs基MHEMT器件奠定了基础.     

射频Si/SiGe/Si HBT的研究

在Si／SiGe／SiHBT与Si工艺兼容的研究基础上，对射频Si／SiGe／SiHBT的射频特性和制备工艺进行了研究，分析了与器件结构有关的关键参数寄生电容和寄生电阻与Si／SiGe/Si HBT的特征频率fT和最高振荡频率fmax的关系，成功地制备了fT为2．5CHz、fmax为2．3GHz的射频Si／SiGe／SiHBT，为具有更好的射频性能的Si／SiGe／Si HBT的研究建立了基础。     

RF LDMOS功率器件研制

基于ISE TCAD模拟软件对RF LDMOS器件的工艺流程和器件结构进行了优化设计,采用带栅极金属总线的版图结构降低栅电阻,同时简化了LDMOS器件的封装设计.通过实际流片和测试分析,重点讨论了漂移区注入剂量和漂移区长度对LDMOS器件的转移特性、击穿特性、截止频率及最大振荡频率的影响.测试结果表明该器件的阈值电压为1.8 V,击穿电压可达70 V,截止频率和最大振荡频率分别为9 GHz和12.6 GHz,并可提供0.7 W/mm的输出功率密度.     

200nm栅长In0.52Al0.48As/In0.6Ga0.4As MHEMTs器件

利用电子束光刻技术制备出200nm栅长GaAs基InAlAs/InGaAs MHEMT器件.Ti/Pt/Au蒸发作为栅极金属.同时为了减少栅寄生电容和寄生电阻,采用3层胶工艺,实现了T型栅.GaAs基MHEMT 器件获得了优越的直流和高频性能,跨导、饱和漏电流密度、域值电压、电流增益截止频率和最大振荡频率分别达到510mS/mm,605mA/mm,-1.8V,110GHz及72GHz,为进一步研究高性能GaAs基MHEMT器件奠定了基础.