ATM的扰码技术(Ⅱ)

扼要地介绍了扰码的基本概念，但对在ＰＤＨ／ＳＤＨ以及以信元为基础的ＡＴＭ传输环境下的扰码技术作了重点的论述，指出了在以信元为基础的ＡＴＭ传输环境下所采用的ＤＳＳ扰码方案虽然复杂了一些，但它只进行一次扰码，并有一定的自由度，可以选择更适宜的扰码方案。     

ATM的扰码技术(Ⅰ)

扼要地介绍了扰码的基本概念，并重点地论述了在ＰＤＨ／ＳＤＨ以及以信元为基础的ＡＴＭ传输环境下的扰码技术，指出了在以信元为基础的ＡＴＭ传输环境下所采用的ＤＳＳ扰码方案，虽然复杂了一些，但可只进行一次扰码，并有一定的自由度，因此可以选择ＤＳＳ的扰码方案。     

基于SATA接口的并行扰码实现

通过对SATA协议和扰码原理的分析,在串行扰码的基础上,实现了一种基于SATA接口的并行32 bit扰码和解扰算法.数据传输速度快、时延小、更稳定,并行扰码比串行扰码能更好地满足SATA接口的高速传输时序.最后在FPGA上使用VHDL语言编程,对模块进行了验证.     

并行扰码模块的FPGA设计

介绍了一种根据串行扰码算法推导出并行扰码算法的方法．并采用FPAG实现了8b并行扰码器。     

自同步扰码的盲识别方法

在非合作通信领域中,侦察方在信道解码后需要对扰码编码参数进行盲估计以实现解扰,进而恢复出原始信息。在信源不平衡的条件下,针对自同步扰码的盲识别问题,以比特状态统计概率分布与均匀分布之间的修正平方欧几里德距离作为比特状态不平衡性的衡量准则,提出了一种自同步扰码生成多项式的盲识别方法,仿真结果验证了理论分析的正确性和所提算法的实际有效性。     

卷积-RS级联译码器并行帧同步算法及实现

针对卷积-RS码级联译码器中的帧同步问题,提出了一种高速并行结构.该结构采用符号域同步算法替代传统的比特域同步算法,克服了传统级联译码器中帧同步器的速率瓶颈.该算法使用多路并行相关,再由状态机根据各路相关结果进行同步判断.设计中同时考虑了帧头容错和抗滑码功能.在Stratix Ⅱ FPGA上,该帧同步器结构的实现可以达到1.2 Gbit/s以上的数据处理速率.     

并行扰码和解扰的实现

文章提出了一种使用软件实现并行输出任意宽度扰码的算法,解决了传统的串行输出扰码计算繁琐、不适用于高速信号处理的问题。该算法可以使用c语言等各种语言在FPGA、DSP等各种处理器上实现,具有很高的移植性和实用性。     

TD-SCDMA下行同步码分析及扰码规划探讨

就TD—SCDMA系统码组规划时需考虑的问题和原因进行了深入探讨，提出了相应的解决方案以及码组规划时的工程建议。     

100G以太网技术和应用

急速增加的带宽需求驱动100G以太网尽快地投入应用,支撑100G以太网接口的关键技术,主要包含物理层通道汇聚技术、多光纤通道及波分复用（WDM）技术。接口部分的高速光器件关键技术需要突破,接口速率提高带来的高带宽需求对包处理和存储、系统交换、背板技术等都提出了新要求。另外,网络需要解决新接口的传输问题,包括新接口传输标准定义和传输技术解决。就目前的成本和需求来看,100G以太网的商用在城域网先行是比较可行的方案。     

基于余弦符合度的自同步扰码盲识别

为克服现有非合作自同步扰码识别算法在低信噪比下识别率低、适应性差的缺点,该文提出一种基于余弦符合度的自同步扰码盲识别方法。首先基于信源不平衡性和自同步扰码解扰原理建立自同步扰码的含错校验方程,然后将接收到的软判决序列转化为信息码元的后验概率序列,遍历可能的生成多项式,在遍历的过程中引入余弦符合度作为统计量,通过分析符合度的统计特性求解出最优的判别门限,根据统计量和判别门限的关系完成自同步扰码生成多项式的识别。仿真结果表明：该算法能有效识别出生成多项式,且在低信噪比下识别率优于现有算法,具有较好的低信噪比适应能力,在信源不平衡度ε为0.1,截获扰码序列长度为800 bit和ε为0.05,截获扰码序列长度为3000 bit时,能够有效完成生成多项式的识别,与目前算法相比,该文算法识别性能优于现有的硬判决算法,且比硬判决算法性能提升1～2 dB。     

VLAN及在千兆以太网MAC中的实现

在分析IEEE 802.1Q协议的基础上,研究了千兆以太网媒体接入控制器(Media Access Control,MAC)中虚拟局域网(Virtual Local Area Network,VLAN)的实现方法,详细介绍了系统接收数据包与发送数据包的详细工作流程。结合各种VLAN划分策略的特点,分析了采用VLAN技术解决实际应用中需要区分不同帧格式的特殊需求。基于Altera FPGA设计了一种千兆全双工以太网MAC,实现了千兆以太网VLAN数据帧的收发,并对不同类型的帧进行了区分。通过现场可编程门阵列(FieldProgrammable Gate Array,FPGA)验证表明,设计能够完成千兆以太网VLAN数据帧的收发、区分功能,满足设计要求。     

基于FPGA的以太网MII接口扩展设计与实现

本文介绍了基于FPGA、功能经过扩展的以太网MII接口的硬件实现方法。硬件结构上由控制信号模块、分频器、异步FIFO缓冲和4B/5B编解码器4个部分组成。     

100G Ethernet Technology and Applications

The increasing requirements for bandwidth drive the 100G Ethernet into use as quickly as possible. The major technologies supporting 100G Ethernet interface include the physical layer channel convergence technology, multi-fiber channel and Wavelength Division Multiplexing (WDM) technology. The key technology for high-speed optical devices at the interface requires a breakthrough. The demands driven by the increase of interface rate require better packet processing and storage, system switching, and backplane technology. In addition, in the network, the transport problem of the new interface should be solved, including defining transport standards and pushing the development of key transport technologies. As far as the cost and requirements are concerned, the commercial application of 100G Ethernet is viable in Metropolitan Area Networks (MANs).     

DSSS数字接收机的AFC算法及其实现

介绍了一种零中频直接序列扩频(DSSS)数字接收机的自动频率控制(AFC)算法及其仿真和实现.该算法从残留载波跟踪解调环的鉴相信号中提取频偏信息,对下变频本振进行AFC,并且可根据对频偏的估计切换环路特性,使环路既有较大的捕获带宽,又具有较好的跟踪和滤波性能.该算法适用于无导频的直扩BPSK信号接收机,其特点是算法复杂度低,特别易于FPGA实现.     

以太网媒体访问控制(MAC)及其FPGA实现研究

百兆MAC(以太网媒体访问控制)是以太网IEEE 802.3协议规定的数据链路层的一部分,使用FPGA替代ASIC,实现以太网MAC功能非常实用。能够实现硬件系统多路多端口的以太网接入,并在自行开发需要以太网接入的嵌入式处理器设计中得到应用。具体探讨以太网MAC的功能定义,使用FPGA实现以太网MAC的方法,对以太网的相关应用设计具有指导作用。     

二维DCT快速算法及FPGA实现

本文提出了一种二维OCT快速算法的FPGA实现结构,采用行列快速算法将二维DCT分解成两个一维DCT实现,其中一维DCT借鉴Loeffler DCT算法,采用并行的流水线结构,提高电路的数据吞吐率和运算速度,通过系数矩阵的简化和蝶形运算结构的等价减少乘法器的消耗,一维DCT核消耗16个乘法器.转置RAM采用8片双口RAM,一个时钟可以完成 8个数据读写.实验结果验证了二维DCT核设计的正确性,该电路结构消耗资源少,布线简单,功耗小,适合图像的实时处理.     

4G系统中数字AGC技术研究与FPGA实现

在4G无线通信系统中,需要自动增益控制 (Automatic Gain Control,AGC) 模块来扩大接收机的动态范围,同时保证系统响应时间。提出了一种基于4G下行同步码平均功率检测的数字AGC算法,在同步信号的控制下,此算法运用滑动窗方法在一定时间内来提取相关运算平均功率的最大值,然后在查找表内查找出此时的控制字,最后经过运算后送入数控衰减器。此算法运用MATLAB进行仿真验证,然后在FPGA内进行了设计与实现。测试结果表明,该算法功能正确,且系统响应时间快速。     

基于FPGA的百兆级联以太网系统设计

本文介绍了一种低成本、高效能的工业以太网传输系统，可广泛应用于道路监控、电力监控系统、安防系统、通信系统等。本设计核心芯片采用高性价比的FPGA，主要实现视频数据的采样、复用，解复用、IP打包，解包，以及网管信息的处理。