用FPGA设计数字存储示波器

介绍基于现场可编程门阵列（FPGA），采用模拟／数字、数字／模拟转换器件和RAM（UT62．256）静态存储器件，完成了数字存储示波器的功能。经测试，整机功能齐全，输出波形稳定，没有明显失真。     

基于FPGA的雷达信号采集系统设计

为了精确采集前端雷达信号,设计了一种基于现场可编程逻辑门阵列(field progr-ammable gate array,FPGA)的雷达采集系统.采用FPGA作为核心主控芯片,通过给雷达收发芯片赋值产生雷达信号,用FPGA控制板间的AD芯片对回波信号进行采样.最后将信号传输到上位机中,从而实现雷达信号获取、数据采集...     

天问一号高分辨率相机图像存储及处理系统设计

由于地球和火星之间数据传输带宽受限,无法将大量的高分辨率图像实时传回地面,天问一号高分辨率相机需要载荷本身具备图像存储能力.针对高分辨率相机成像数据量巨大问题,本文设计了基于FPGA的NAND Flash图像存储及处理系统.首先,根据成像系统CCD和CMOS图像传感器输出种类,划分了NAND Flash存储空间.接着,...     

基于FPGA的自适应光学系统波前处理机

针对大型地基高分辨率成像望远镜对自适应光学系统波前处理规模的需求,设计了基于现场可编程门阵列(FPGA)的高速大单元自适应波前处理系统,给出了设计方案,实施过程和测试结果.提出的基于FPGA的自适应光学系统波前处理机,在软件上采用FPGA对整个系统进行数据配置和调控,实现多路D/A数据同时传输和转换.同时,采用FPGA...     

基于国产FPGA的数显表设计

根据数字显示仪表国产现场可编程逻辑门阵列(FPGA)的工程应用需求,本文选用紫光同创公司研发和生产的Logos系列FPGA芯片PGL22完成了数显表的设计。本文主要介绍了数显表的技术参数、硬件设计原理、FPGA的软件框架以及程序设计流程图等内容。     

基于LabVIEW和FPGA的串口通信舵机控制系统

舵机是仿人机器人的重要组成部分,为控制舵机实现仿人机器人表情再现,设计了一种基于LabVIEW和现场可编程逻辑门阵列(FPGA)的串口通信舵机控制系统,首先在SolidWorks中完成模型的建立,然后采用可编程片上系统(SOPC)的设计方法,进行硬件设计,该系统以实现4路舵机的控制为例,能够根据实际情况增加或减少脉宽调制(PWM)模块,改变舵机的数量。然后通过软件编程设计,可以改变舵机的转速,软件编程是在Nios II环境下编写的。最后通过LabVIEW中的VISA控件实现了PC机与FPGA的串口通信,控制舵机的运行。     

基于FPGA的正交信号的数字辨向细分技术

细分是提高光学仪器测量分辨力的关键技术之一。文中首先介绍了参考信号的构建方法,然后给出了辨向细分的具体实现过程,一种新的λ/8细分电路设计方法被提出,并使用VHDL语言实现细分、辨向及计数模块程序的设计,最后通过FPGA的具体实现以及仿真分析,证明了该方法的有效性。仿真结果表明,该方法具有原理简单、集成度高、易于实现的特点,并且特别适合使用FPGA等EDA工具实现。     

利用FPGA的增量式PID控制的研究

介绍一种基于现场可编程逻辑门阵列(FPGA)的高精度增量式数字PID控制器的设计方法.首先,对增量式数字PID控制的原理和设计中使用的算法进行分析,然后用自顶向下的方法进行VHDL语言编程.为了提高整个设计模块的控制精度,采用16位定点运算的方法进行PID控制器的设计.仿真结果表明,该设计方法是可行的,设计模块是正确的.     

基于FPGA的9/7小波变换算法实现

提出了一种基于现场可编程门阵列(FPGA)的高速9/7二维离散小波变换(2-D DWT)设计。在实现一维离散小波变换(1-D DWT)时采用多级流水线技术,并使用了改进的提升算法。同时,使用正则符号编码(CSD编码)和优化的移位加法操作实现乘法器,使其便于通过硬件实现,且加快了处理速度。在进行二维离散小波变换时采用改进的基于行的结构,只需完成3行行变换即可开始列变换,减少了系统资源的占用。设计通过MATLAB与ModelSim联合仿真,可以稳定运行在60MHz时钟频率下,完全能够满足高速图像实时处理的要求。     

基于Nios Ⅱ的片上可编程系统(SOPC)实现的直流电机的PWM调速系统

介绍了一种基于Nios Ⅱ软核处理器的直流电机PWM调速系统,并以此说明了SOPC思想及其实现途径.该系统以一片PFGA为核心,结构紧凑,体现了SOPC系统集成度高、灵活性强、扩展性好的特点.并且能大大缩短产品的开发周期.     

永磁同步电机速度控制器的全数字化集成

基于现场可编程门阵列(FPGA)设计了具有Anti-windup策略的速度控制器用于永磁同步电机伺服控制系统,并给出了相应的集成设计方法。该方法通过单片FPGA实现永磁同步电机的全数字集成控制。采用FPGA的嵌入式Nios II核完成速度环控制策略,通过FPGA的并行硬件电路实现了高速电流环控制器。为了解决速度给定较大时产生的控制器积分饱和问题,设计了具有Anti-windup策略的PI速度控制器用于有效地减小转速超调量,缩短调节时间。实验结果表明:与PI控制器相比,使用这种速度控制方法可使永磁同步电机最大转速跟踪精度提高10r/min,且具有良好的动态性能和稳态精度。提出的设计方法满足永磁同步电机伺服控制系统的设计需要。     

面阵CCD彩色视频图像实时采集系统的设计

为了实现用面阵CCD实时采集彩色视频图像,设计了一种彩色视频图像实时采集系统。在分析SONY面阵CCD器件ICX424AQ的结构参数和彩色视频图像采集原理的基础上,实现了CCD控制时序的产生和整个采集系统的时序控制逻辑。分析了CCD器件的主要噪声来源,采用相关双采样技术滤除了视频信号中的复位噪声和1/f等低频噪声,提高了系统的信噪比。由于采用的面阵CCD芯片表面覆盖有Bayer彩色滤波阵列(CFA),因此每个像素点只有一个颜色分量。为了获得全彩图像,采用一种改进的双线性插值算法来获得每个像素点上丢失的色度信息,较好地兼顾了插值效果和硬件实现复杂程度。该设计采用CCD逐行扫描工作方式,曝光时间为0.32ms时,所有像素信号可依次读出。整个系统采用FPGA作为核心控制器件,读取的CCD信号经过插值处理,实时地通过发送芯片SiI1162以DVI格式发送到TFT-LCD屏上显示。     

应用聚类和粗糙集的FPGA底层数据挖掘方法

提出了一种从XDL文件中提取现场可编程门阵列(FPGA)底层逻辑和布线资源的方法。预处理阶段通过正则表达式将原有底层逻辑文件转换为待分析的有层次属性的关系型数据库。数据挖掘阶段则根据各个层次数据内部的特性不同,采用不同的算法进行聚类来得到初步知识。通过粗糙集分析初步知识间的关系和约简属性,得出初步知识间的联系同时进一步提取出决策规则和产生式规则的知识。最后,通过规则验证器和泛化器对提取出的规则进行验证和泛化。实验结果表明,对于大型的FPGA器件,wire的逻辑最高压缩比可以达到2.88×10-4。该方法相对于底层器件有较好的通用性和交互性,适用于对不同器件族FPGA底层信息的知识提取,对深入研究FPGA的拓扑架构,提高对FPGA进行动态重配置的可控性和实现更灵活的重配置很有意义。     

利用CCD拼接实现推扫式遥感相机的自动调焦

根据空间推扫式遥感相机CCD的拼接结构,提出了利用CCD重叠区域的图像指导自动调焦的方法。首先,介绍了空间推扫式遥感相机的CCD拼接结构;根据推扫式成像的特点,利用具有并行处理数据能力的现场可编程门阵列(FPGA)同时接收多个CCD重叠成像区域的图像数据,并计算图像质量评价值。然后,选取图像质量评价值最大的3个重叠区域作为表决调焦方向的依据。最后,通过实验分析说明了本方法的可行性。试验中,相机的推扫频率为10kHz时,调焦一步的时间为0.2s,表明本文的调焦方法具有较好的实时性。提出的方法为空间推扫式遥感相机的在轨自动调焦提供了可行依据。     

基于FPGA的磁悬浮飞轮用自修复磁轴承控制器的设计

磁悬浮飞轮是卫星等航天器高精度姿态控制的执行机构,磁悬浮飞轮的空间应用需要可靠性高、适应性好的实时控制器。FPGA可靠性高、接口灵活,非常适合空间系统的开发应用。本文利用片上软硬件系统设计的思想,提出了一种基于FPGA和LEON软处理器的磁轴承数字控制器,并搭建了实验平台验证了系统实际性能。然后,又提出了一种基于PFGA的自修复磁轴承控制器,这种控制器可以理论上可以大大提高系统的可靠性。     

大面阵CCD图像实时显示系统的设计

为解决基于CameraLink接口的相机必须使用专用采集卡和系统机才能显示的问题,设计了一种结构简单、携带方便的图像实时显示系统。该系统采用2片SDRAM对图像进行交替缓存,并在Xilinx公司的Spatan3系列现场可编程门阵列(FPGA)中完成了较为复杂的主要控制逻辑。将CameraLink输入的图像经过拼接、BIN等预处理后缓存到1片SDRAM,同时按照一定格式以25frame(50field)/s的速度读出另1片SDRAM中的图像,经ADV7300转换成模拟电视信号后送到模拟显示器显示。结果表明,在相机帧频为3.6frame/s时,该系统可以实时显示大面阵CCD数字航测相机拍摄的图像,能观察不同分辨率的图像以及原图像任何部位的细节,并能根据天气条件调整显示亮度以更好地观察图像。该系统只包含1块电路板和1个模拟显示器,已成功应用于4008×5344面阵的CCD数字航测相机中。     

基于可重构技术的上面级航天器综合电子系统

为实现卫星工程的整体优化,本文打破传统卫星与运载器独立各自设计的界限,将小卫星和小运载器上面级有机融合构成一类上面级航天器,并给出了适用于上面级航天器的可重构综合电子系统方案.该电子系统以Microblaze软核处理器为核心处理单元,采用基于CAN总线的分布式网络结构提高系统的可扩展性,并利用可重构技术实现电子系统核心处理单元的分时复用,以满足运载段和在轨段对电子系统的不同需求.实现了姿态轨道控制算法硬件化,减轻处理单元的负担,提升了系统的计算和处理能力.设计并建立了半物理实验系统,对飞行全过程、全模式进行了仿真验证.结果表明:运载段控制周期达到10 ms,姿态轨道算法硬件化后运行时间约为7.5 ms;相机工作期间姿态指向精度达0.035°,稳定度达0.000 68(°)/s.所设计的可重构综合电子系统完成了上面级航天器的全模式飞行任务,满足运载段强实时性、在轨段高可靠性以及高精度控制等要求.     

多通道时间延迟积分CCD辐射标定和像元实时处理

剖析了时间延迟积分CCD(TDICCD)像元校正对信噪比和调制传递函数测试的影响,设计了基于辐射标定和地面控制的多通道TDICCD像元响应非均匀性实时处理方法以提高星上实时图像的像元响应非均匀性。该方法基于辐射标定去除图像的固定图形噪声,并校正图像奇异点;通过分析星上实时传输图像,处理奇异点像元的图像问题,实现地面控制像元响应非均匀性的实时调整。提出的系统实时处理方式可以不改变硬件结构即有效改善图像的视觉效果,对于坏像元、像元性能降低、像元污染等特定情况有很强的纠错能力。实际成像试验的对比表明,该方法对信噪比、调制传递函数有很好的修正作用,其精确调整能力分别达到0.1db及0.01;在50%饱和值下测试的图像非均匀性指标达到1.25%。该方法结构简单,在工程实践中有很好的应用前景。     

运用FPGA+ARM的直线式时栅传感器的数据采集系统设计

利用时空转换思想,以时间基准测量空间位移量,借鉴国际上先进的位移测量技术手段,设计直线式时栅传感器高速实时数据采集系统。通过先进的RISC机器(Advanced RISC Machines,ARM)对现场可编程门阵列(Field Programmable Gate Array,FPGA)进行管理控制,利用嵌入式操作系统Linux软件编程,在FPGA上构建正弦信号发生器、NIOS_II软核处理器,完成高速数据采集,使系统具有更好的可靠性与实时性。实验表明:采用所设计的高速实时数据采集系统,最小分辨时间为2.44ns.解决了直线式时栅传感器处理速度和数据采集不匹配的问题,实现了直线式时栅传感器的实时误差修正与补偿,为高精度直线式时栅传感器的研制提供了技术支持。