共查询到19条相似文献,搜索用时 78 毫秒
1.
2.
3.
4.
基于IP的异步通信接口UART设计及其FPGA实现方法 总被引:5,自引:0,他引:5
介绍了基于IP模块的异步通信接口UART(通用异步接收发送设备)设计以及在FPGA(现场可编程门阵列)上实现的设计流程,包括UART模块的Verilog源代码设计,以及多种EDA(电子设计自动化)软件的使用:利用Debussy对源代码进行了调试,分析了设计的组织结构,利用ModelSim SE 5.8对设计进行了仿真,利用Synplify Pro 7.2进行了综合,利用Project Navigator对设计进行了布局布线,并完成了时序仿真,最后在Xilinx的SPARTANⅡE芯片上下载实现,经验证符合设计要求. 相似文献
5.
CRC的FPGA设计与实现 总被引:1,自引:0,他引:1
面对通信系统设计中经常使用到的CRC校验,以CRC-CCITT权式为例,在分析了CRC原理的基础上给出了串行CRC-CCITT校验码产生和校验器的实现电路。整个电路最终在FPGA上得到了很好的实现。 相似文献
6.
PID控制器作为一种传统的控制方法在现代工业现场应用仍然非常广泛,实际工程中使用的PID控制系统多为基于单片机技术的软件实现,其实时性与抗干扰性能并不理想。本文采用现场可编程逻辑门阵列(FPGA)来设计一款硬件PID控制器,很好地克服了软件实现方案的上述缺点。实际运行结果表明,采用该方法可明显改善效果,在简化设计的同时可以提高系统的实时性和抗干扰性。 相似文献
7.
以太网IEEE802.3协议根据LAN的特点,把数据链路层分成LLC(逻辑链路控制)和MAC(介质访问控制)两个子层.MAC层协议作为数据帧收发的基础,是以太网技术的核心,主要负责上层数据和物理层的数据流量控制和数据流的检测、校验工作.介绍了基于FPGA的10MHz/100MHz以太网MAC控制器的设计,整个设计用Verilog语言实现.自主设计开发验证板,使用Altera厂商的FPGA(EP1C20F400C8)并验证. 相似文献
8.
基于FPGA的SDRAM的控制器实现与性能分析 总被引:1,自引:0,他引:1
高速数据采集在通信、雷达、引信编程监测和视频图像处理等系统中具有广泛的应用,系统中大量使用SDRAM实现数据缓存。SDRAM以其体积小、容量大、读写速度快、成本低等特点被广泛应用于工业电子设备中。本文在介绍SDRAM工作原理的基础上,提出了一种基于FPGA控制SDRAM控制器的方法,这种控制器以FPGA为基础,将较难控制的SDRAM转化为用硬件描述语言编写其控制器,从而将复杂问题简单化,进而利用Verilog语言在Quartus9.1的开发环境中进行了设计输入与仿真验证,证明系统的正确性并分析SDRAM如何达到最优性能。 相似文献
9.
基于FPGA的增强现实人工标识识别 总被引:3,自引:0,他引:3
基于标志点的增强现实系统中,需要将计算机生成的虚拟物体注册到对应的标志点上,以达到对现实的增强效果,因此对标识的识别成为该系统的关键。文中设计了以FPGA为核心的人工标识识别系统,采用TRDB-D5M摄像头和DE2-115 FPGA开发板设计方案,实现了对高速图像的视频采集,并通过对含有人工标识的彩色图像进行二值化处理、连通域分析和模板匹配,实现了对人工标识的识别。通过实验验证和分析,表明该方法能够准确的识别无遮挡的标识,对增强现实移动系统的进一步完善具有实际意义。 相似文献
10.
在MPEG解码电路中,IDCT是整个解码过程中运算量最大的一部分。介绍一种基于查找表(LUT)实现IDCT的方案,并用Verilog语言在FPGA芯片上得到了实现。 相似文献
11.
基于FPGA的RS编码器的设计与实现 总被引:2,自引:0,他引:2
RS码是线性分组码中一种典型的纠错码,既能纠正随机错误,也能纠正突发错误.在现代通信领域越来越受到重视.文中介绍基于FleA使用Verilog-HDL语言的RS(15,9)编码器的设计方法,并在QuartusII 5.0软件环境下进行了功能仿真,仿真结果与理论分析相一致,该设计方法对实现任意长度的RS编码有重要参考价值. 相似文献
12.
UART微控制器设计方法及其FPGA实现 总被引:1,自引:0,他引:1
为满足FPGA与PC之间的通信需求,提出了一种FPGA的通用异步收发器设计实现方法。在Xilinx ISE 11开发平台上采用Verilog HDL硬件描述语言及其自带的IP CORE,实现了UART精确波特率时钟模块、UART发送模块和UART接收模块。并在ISE环境下进行综合建模仿真,给出各模块的仿真时序图以及综合生成的RTL图。实验通过Xilinx公司的XC2VP30 FPGA开发板对程序进行下载运行调试,与PC进行实时通信,结果表明,UART控制器工作稳定可靠,较好地实现了数据串行通信,达到预期设计要求。 相似文献
13.
14.
基于FPGA的TFT-LCD控制器的设计和实现 总被引:2,自引:2,他引:0
在Verilog HDL设计的行、场扫描时序基础上,设计并实现了基于FPGA的TFT-LCD控制器。该控制器在修改行、场扫描时序后可以驱动不同分辨率的TFT-LCD,具有很好的移植性。 相似文献
15.
16.
提出了一种适用于OFDM系统FFT模块的FPGA实现方法。用硬件描述语言Verilog HDL进行了描述,用ISE6.2i工具完成了设计的输入、综合及布局布线,并用Xilinx SpartanⅡFPGA进行了验证。结果表明,所设计的FFT模块在精度和资源上达到了预期目标,具有简单、高效的特点,可以满足某些OFDM系统的需求。 相似文献
17.
基于FPGA的快速加法器的设计与实现 总被引:2,自引:0,他引:2
加法器是算术运算的基本单元,可以有多种实现结构,采用不同的结构实现其耗用的资源和运算的速度也各不相同。本文研究了基于FPGA的常用加法器的结构及其设计方法,对各自性能加以分析比较,在此基础上采用流水线结构设计了一个8位的加法器。并在Xilinx公司的ISE5.2i软件环境下,采用VHDL和Verilog HDL硬件描述语言进行了设计实现并使用Modelsim进行仿真验证,在此基础上对其性能进行了比较分析。实验结果表明流水线加法器的速度高于其他结构实现的加法器。 相似文献
18.
利用Verilog HDL语言,Xilinx的ISE平台实现了神经元相关性分析的设计.首先对神经元相关性分析的理论和软件实现的方法进行了简单介绍,然后对相关性分析的主要模块进行了设计,最后用ModelSim进行了功能仿真和时序仿真,用ISE做了逻辑综合与实现以及性能分析.所选FPGA器件xc5vlx220-2ff1760逻辑资源消耗只占7%,最高时钟频率可以达到240Mhz左右.只需要48个时钟周期就可以实现两个神经元之间相关性的计算,也就是200ns.64通道的情况下需要0.4ms,而用软件实现的方法至少需要几秒的时间,这样可以对神经元之间的相关性进行实时性分析. 相似文献
19.
CCSDS图像压缩算法是空间数据系统咨询委员会针对深空探测图像制定的图像压缩标准.该算法的码率可控、复杂度较低,而且算法结构适合于硬件实现,支持对空间数据的高速实时处理.给出了基于可编程逻辑电路硬件的位平面编码算法的设计与实现方法,并通过分析直流、交流系数编码过程中各模块内部和模块间的关系,设计了流水线,使系统处理速度... 相似文献