基于FPGA的CMI编码系统设计

提出了一种基于FPGA并利用Verilog HDL实现的CMI编码设计方法.研究了CMI码型的编码特点,提出了利用Altera公司Cyclone Ⅱ系列EP2C5Q型号FPGA完成CMI编码功能的方案.在系统程序设计中,首先产生m序列,然后程序再对m序列进行CMI码型变换.在CMI码型变换过程中,采用专用寄存器对1码的...     

基于System View的HDB3编码器设计

作为CCITT推荐的码型之一,HDB3码消除了NRZ码的直流成分,具有时钟恢复和更好的抗干扰性能,更适合于长距离信道传输,具有较强的检错能力,方便提取位定时信息。文章在讨论HDB3编译码原理的基础上,基于System View设计了HDB3编码器。     

一种使用VHDL语言实现HDB3编码的方法

HDB3码因具有无直流成分，低频成分少和连0的个数不超过三个等明显优点而成为数字基带通信中最常用的码型。同时，由于硬件描述语言VHDL可读性强，可移植性强，支持对大规模设计的分解和对己已有设计的再利用等强大功能。现在已经在通信电路设计上得到广泛应用，文中结合HDB3的编码规则，给出了一种使用VHDL语言实现HDB3编码的思路和方法。     

基于FPGA的HDB3编解码电路的实现

为了满足无线信道中传输码型无直流分量、较少低频分量,以及便于提取定时信息和具有检错能力等要求,选择了三阶高密度双极性码(HDB3).介绍了HDB3码的编解码原理,分析了HDB3码较其它码型所具有的优势,结合可编程逻辑器件集成度高,速度快,功耗低的特点,选用ALTERA公司的Cyclone系列FPGA芯片EP1C3T100进行HDB3编解码电路的实现.通过仿真,观察到电路各点的仿真输出波形与HDB3码的理论输出值一致.该方法可满足实际的通信系统传输要求,具有实际应用价值.     

基于Cyclone FPGA实现的4×2.048 Mb/s HDB3编解码系统

首先介绍了HDB3编解码的原理和方法,提出了一种基于FPGA实现的4路E1信号HDB3高速编解码的方法,同时给出了编解码单元硬件加速的实现原理,具有电路简单、可靠、性价比高等优点,可完成NRZ码到HDB3码和HDB3码到NRZ码的转换,满足宽带数据传输的要求。基于Altera Cyclone可编程逻辑器件,采用VHDL语言完成了4×2.048 Mb/s HDB3编解码单元,硬件仿真结果表明,设计能够满足G.703规范对HDB3编解码的要求。     

基于FPGA的基带编码器设计

本文介绍了基带码的相关内容,包括基带码的分类、常用的基带码以及CCITT对码型的建议,详细讲叙了单极性非归零码、双极性非归零码、单极性归零码、双极性归零码、差分码、交替极性码几种码型的特点.根据码型变换规则在FPGA平台上设计编码器,采用Verilog HDL语言进行了设计,并在QuartusⅡ软件上实现了设计仿真验证了编码器的功能.     

基于FPGA的HDB3编译码

主要分析NRZ(单极性不归零码)码与HDB3码(三阶高密度双极性码)之间的转换原理,并介绍了用FPGA(现场可编程门阵列)完成HDB3编译码器的设计思路。     

基于CD22103的AMI/HDB3编译码电路分析与实现

在讨论了基带传输系统中码型选择的基础上分析了AMI码和HDB3码的编译码原理,给出了基于CD22103的AMI/HDB3编译码电路实现方法。实践表明,该方法既可满足教学实验的现象观察,也可满足实际的通信系统传输要求,具有实际应用价值。     

基于SystemView的HDB3编解码仿真系统

分析了NRZ(Not Return Zero)码与HDB3(High Density Binary 3)码相互转换原理,提出了基于System View平台的HDB3编解码系统仿真方案,设计了实际仿真模型;仿真结果和分析表明,提出的仿真方案可行,且在适当增加功能模块后可用于对HDB3编解码系统性能的进一步研究。     

40Gb/s光纤通信系统中不同码型传输特性的实验研究

在高速光纤通信系统中码型的选择是决定系统传输质量和光谱效率的主要因素。码型的选择和信道速率、信道波长间隔、光放大器的选择、光放大器放置间隔、光纤的类型、色散管理策略等各种因素密切相关。分析了非归零码（NRZ）、归零码（RZ）和载波抑制归零码（CSRZ）码型的产生方式及特点。采用单信道和掺铒光纤放大器（EDFA）放大方式对三种码型进行了40Gb/s的100kmG.652光纤通信传输实验。比较了三种码型的系统传输持性、最佳入纤功率和不同入纤功率下的功率代价：载波抑制归零码最佳入纤功率为9dBm，功率代价小于非归零码和归零码。结果表明，在相同的色散补偿条件下，载波抑制归零码比归零码和非归零码有更优的非线性容忍度。