基于FPGA的高速串并/并串转换器设计

在数字通信系统的数据传输中,多数通信数据为串行方式,而大多数处理器要求数据以并行方式存储和处理,所以经常需要将串行传输的数据变换成并行传输,或者将并行传输的数据变换成串行传输,这时就需要串并/并串转换器。在此介绍了串并/并串转换器基本原理,并通过QuartusⅡ仿真平台进行仿真验证,最后下载到FPGA芯片EP1K30QC208-2实现了串并/并串转换器的设计,仿真及实验结果表明采用此设计方案是可行的。     

一种基于FPGA的LVDS数据串并转换设计

LVDS传输方式越来越多地应用在高速的信息传输中,而基于FPGA的LVDS数据接收也得到了更广泛的应用。文章介绍了一种基于FPGA的LVDS数据接收的实现方案,对LVDS串行数据进行了串行到并行的转换。通过实际验证,该方法实现了LVDS串行数据的并行处理,保证了转换过程中数据的实时传输。     

基于FPGA的UART模块的设计

为了实现计算机与基于FPGA图像处理系统的数据通信,这里用FPGA设计了一款简易通用异步收发器(UART)模块.UART的主要功能是实现数据处理模块与RS 232串行数据接口之间的数据转换,即将送过来的并行数据转换为输出的串行数据流,由数据处理模块传送给计算机,还可以将串行数据转换为并行数据,供数据处理模块使用.为了简化电路设计,减少电路面积,这里省略了UART系统中的奇偶检验模块.     

基于SATA硬盘和FPGA的高速数据采集存储系统

为解决现有采集存储系统不能同时满足高速率采集,大容量脱机且长时间持续存储的问题,设计了一种基于SATA硬盘和FPGA的数据采集和存储方案。本设计由AD9627转换芯片,Altera Cyclone系列FPGA,JM20330串并转换双向桥接芯片完成硬件架构,由Verilog HDL语言编程实现软件架构,直接使用FPGA编程实现数据的多通道分配和磁盘阵列控制,分时处理A/D芯片采集到的高速率大容系量数据,再由串并转换芯片将目标数据存入串口SATA硬盘。实验结果表明,在150 MHZ的采样频率下,设计前端对中频10 MHz、带宽10 MHz的线性调频信号进行高速数据采集,设计后端能将采得的高速并行数据进行脱机、高速的大容量数据存储。与以往数据采集存储统相比较,基于FPGA的SATA硬盘数据采集存储技术,缩短了专用SATA硬盘控制器的开发周期,减轻了系统内部的存储压力,提升了数据的存储速度,安全性和强抗干扰性,实现了长时间、大容量的数据存储。     

基于FPGA的FM0编码设计

主要介绍了FM0编码的设计方法,采用了状态机实现各状态的转换,并通过并串转换方法实现状态编码后的数据输出。该方案采用Verilog编码,且在Altera公司的CycloneⅢ芯片上通过了验证。     

基于FPGA的Cameralink高通量数据交互研究北大核心CSCD

针对目前高速科研相机的常用Cameralink视频信号传输接口需专用数据采集卡连接到计算机导致系统灵活性不够的问题,提出一种基于FPGA的Cameralink接口Deca模式下高通量数据实时交互处理方案。硬件上利用编解码芯片完成Cameralink接口的数字图像采集和转换,输出LVDS信号。软件设计采用异步FIFO完成数据缓存及转换,解决跨时钟域的时序匹配疑难。FPGA设计结合Cameralink接口最大通量数据传输协议80 bits模式10 tap/8bit格式准确数据交互。通过Modelsim仿真验证及实物测试,结果表明在sCMOS相机满帧全速2048×2048@100 fps最大85 MHz下,FPGA与Cameralink接口的高通量数据准确控制,并向下兼容Base、Medium及Full模式。具备很高灵活性及应用价值。     

基于FPGA的数字视频光纤传输系统的设计与实现

提出了数字视频光纤传输系统的设计方案,分析了SFP光收发器在光发送板与光接收板中的应用性能,实现了以光纤为媒介传输数字视频信号的功能。本文设计的视频传输系统方案,很好的提高了光发送板与光接收板在复杂环境下的隔离作用,并实现了数字视频的远距离传输,抗干扰力强,具有很好的实时操作性。     

一种双通道UART的设计

为了满足串行通信中高速率、低错误率和多路传输的要求,通过采用过采样技术和一种比传统的组合逻辑电路快捷高效的时序电路奇偶校验方法,设计了使用更加灵活方便的双通道通用异步收发器（DUART）。仿真结果表明电路达到设计要求,并完成了版图设计。     

光纤数字通信系统5B6B编译码的FPGA实现

介绍了5B6B编译码原理,并在改进的5B6B码的基础上设计了5B6B编译码电路,实现了12条E1电路和1条100M线速以太网数据通道的混合复用。对设计数字光端机具有一定的参考作用。     

基于国产FPGA的ASI接口实现

异步串行接口(ASI)因为其高速且可靠等优点被广泛应用于多个场景。传统的ASI链路层都是通过CYPRESS公司生产的CY7B933/923芯片设计电路实现的,该芯片设计方法虽然简单易操作,但芯片价格昂贵,且该芯片已经停产,文章采用价格低廉国产化芯片即EG4A20BG256芯片进行电路设计,给出设计参考电路图,从而达到视频图像传输与接收目的。     

一种高速数据采集卡的设计与实现

为了实现对武器系统模拟信号的采集和数据分析,根据PC／104总线的数据采集系统的设计思想,数据采集卡以A／D转换器、CPLD和FIFO相结合来实现信号的连续采集与数据传输的控制。A／D转换器实现信号的采样保持和模数转换,CPLD实现数据采集和存储过程的控制。实验结果表明,该数据采集卡操作简单、实时性强、性能稳定,可实现对被测信号高速连续的数据采集。     

24通道高精度A／D数据采集模块的研制

为了满足声纳系统对数据采集模块的精度要求,研制了一种基于高精度Σ-ΔA/D数据转换器及FPGA的A/D数据采集模块。采用FPGA实现数据采集控制、数据缓冲及PCI总线控制器等功能,同时利用高精度Σ-ΔA/D数据转换器的超采样率保证了数据采集精度方面的要求。该A/D数据采集模块满足声纳系统对数据采集模块的精度要求,简化硬件电路结构,提高了数据采集的可靠性和稳定性,同时有利于系统的功能升级,为声纳系统应用提供一种经济实用的数据采集模块。     

数字式超声波探伤仪中高速数据采集模块设计

为了满足数字式超声波探伤系统的需要,设计一种基于AD9446模／数转换器及FPGA的数据采集模块,实现了最高可达100MS／s的采样速率。采用FPGA实现数据采集控制、数据压缩、数据缓冲等功能,同时利用高精度A／D数据转换器保证了数据采集精度方面的需要。该A／D数据采集模块既满足数字式超声波探伤系统对数据采集模块的速度要求和精度要求,也简化了硬件电路结构,提高了数据采集的可靠性和稳定性。因此为超声波探伤系统提供了一种实用的数据采集模块。     

基于FPGA的温度控制器设计

介绍了一种基于FPGA的温度控制系统设计。可编程器件FPGA和硬件描述语言VHDL的出现使得数字电路的设计周期缩短、难度减小。系统采用FPGA作为核心控制器件进行编程,设计采用模块化思路分别实现温度检测、键输入、温度显示和控制模块,再加以整合实现整个系统,达到了温度控制的目的。     

基于FPGA的PCI数据采集卡设计

论述了基于FPGA 的PCI数据采集卡设计,板卡实现了查询、中断和DMA等多种方式读取数据,可以实时采集数据、实现大容量数据的缓存,还有效地解决了对数据高速采集、传输的需求。设计采用FPGA 实现数据采集控制逻辑,减少了开发周期,并可在线修改设计和进行设计升级。     

基于FPGA的高速实时数据采集系统设计

设计一款基于FPGA的高速实时数据采集系统,该系统采用FPGA作为控制器,主要完成通道选择控制及增益设置、A/D转换控制、数据缓冲异步FIFO三部分功能.系统采用Verilog HDL语言,通过软件编程控制硬件实现通道的选择和可编程增益放大器放大倍数的设置,利用FPGA内部自带的RAM设计16位的FIFO,实现数据的缓冲存储.这种基于FPGA的同步采集、实时读取采集数据的方案,可以提高系统采集和传输速度.系统的仿真验证结果显示,所设计的高速实时数据采集系统达到了预期的功能.     

基于FPGA的视频采集显示系统

设计实现一种基于FPGA的视频采集显示系统,包括视频图像的采集、处理与显示3个部分。视频图像部分采用CCD摄像头OV7670作为视频数据的采集,利用在FPGA中构建FIFO并配合SDRAM高速读写实现视频图像数据的高速缓存处理,使用FPGA中构建的Nios II嵌入式内核,实现对SDRAM的控制以及视频数据的TFT液晶实时显示。整个系统获得了较好图像采集、显示效果。     

基于PCI总线的数据采集卡的设计

PCI总线对于不同机型具有很强的兼容性,介绍了一种基于PCI总线的4通道数据采集卡的设计方法。PCI总线规范的实现直接决定了模块设计的成功与否,所以重点介绍了PCI总线控制器PCI9030芯片的主要特点和内部结构,并给出了其内部结构框图和桥接电路,最后对数据采集系统的技术指标、系统结构和各部分功能作了简单介绍。     

基于FPGA的雷达信号高速实时采集和显示系统设计

雷达回波采集的目的是为雷达数据处理和目标检测、定位、跟踪做必要的准备。本系统采用带有RAID适配卡的工控机作雷达视频回波采集的主控设备,设计了基于FPGA的雷达信号高速采集卡。利用FPGA内部双口RAM的乒乓切换与缓冲区环行存储技术保证了连续采集。采用数据抽取、坐标查表映射等技术在微机显示器上以PPI（平面位置）方式进行实时显示。试验结果表明本系统能够对每秒50万点的雷达回波信号进行实时高速连续采集、存储和实时显示。     

基于FPGA图像分块解码的系统设计

讨论了一种硬件实现卫星图像高速解码的系统设计方案。采用图像分块解码的方式,使用现场可编程门阵列（FPGA,Field Programmable Gate Array）的IP核实现片内缓存,减少了外挂RAM,降低了设计的复杂度。利用异步FIFO可以同时读写的特性,实现了码流检测与解码同时进行,并通过多路并行和流水线操作对图像码流进行高速解码。整个设计采用VHDL对算法完成建模和实现,仿真和综合结果表明该方案占用的硬件资源少,解码速度快,实现了图像码流解码的实时性和准确性,而且可移植性强,可以应用到图像处理的很多领域。