ARM7平台实时MPEG-4解码系统的实现与优化

本文分析了ARM处理器的结构特点,介绍了在Freescale公司ARM7平台i. 250处理芯片上实现MPEG-4实时解码的策略,针对解码器的优化特点和芯片的硬件结构,采用了算法级、C语言级、ARM级联合优化的优化方法,对于标准MPEG-4解码过程进行了优化.实验结果表明,在采用该芯片的手机平台中,对于sub-QCIF大小的图像系统达到了平均约15fps的解码速度,成功实现了ARM7平台下的实时MPEG-4解码.该项目正与公司合作,具有优化后实时MPEG-4解码系统的低成本手机有望实现商业化.     

基于ARM的MPEG-4视频解码器

详细阐述了针对ARM平台的MPEG-4视频解码算法的优化方法。实验数据表明,优化后的解码器性能得到了全面提升。还结合ARM7TDMI的Easy ARM2200开发平台,给出了嵌入式MPEG-4视频解码的实时实现。     

基于TMS320DM642的视频解码系统优化

介绍了TMS320DM642数字媒体处理器,并结合该芯片的结构特点,设计实现了MPEG-4视频多路实时解码器。论述了基于DM642媒体处理器的MPEG-4视频多路实时解码器软件系统级优化策略和代码级优化关键技术。测试结果表明,本文提出的优化策略和技术使解码系统在DM642媒体处理器上实现了高质量的多路实时应用。     

基于ARM9的H.264视频实时解码器研究与实现

通过分析JM H.264 Baseline Profile软件解码器的框架结构,根据影响解码速度的瓶颈,详细阐述了针对ARM9嵌入式平台上H.264视频实时解码算法的一整套优化方案;优化后,JM解码性能大大提高;最后结合ARM9的Friendly ARM mini2440开发平台,绐出了嵌入式H.264视频实时解码器的系统实现;实验结果表明,该解码器基本满足在嵌入式Linux平台下对qcif格式视频实时解码的需求.     

基于ESL的MEPG-4解码SoC软硬件协同设计

随着SoC(System on Chip)系统设计复杂度的不断提高,设计前期在系统级别进行软硬件规划对SoC 性能的影响日趋增加,在复杂视频解码SoC 设计中迫切需要高效的性能分析和验证平台从架构层次上优化性能.将基于电子系统级设计(Electronic System Level , ESL)仿真方法在MPEG-4 视频解码SoC 软硬件协同设计中的应用,利用ARM SoC-Designer ESL 平台分析软件算法的瓶颈,实现软硬划分.通过SystemC 对硬件单元周期精确建模,最终实现了MEPG-4 解码软硬件协同仿真验证.实践证明利用ESL 进行系统设计不仅可以有效提高仿真速度而且设计的视频解码硬件能有效改善系统的性能.     

基于LPC2292的手持JPEG图像显示器设计

文章介绍了基于32位ARM7芯片LPC2292实现的软件JPEG解码算法及应用了此算法的手持JPEG图像显示器的设计。文章从JPEG的编码原理入手,针对LPC2292的资源和性能特点,进行了可行性分析。重点论述了Huffman解码和IDCT解码的优化算法的实现,很大程度上提高了解码算法的效率,使得算法在ARM7芯片上的移植成为可能。     

基于BREW平台的H.264解码器的实现

介绍了H.264解码器在BREW平台上的实现方法,重点讨论了代码移植、优化和ARM编译过程中遇到的各种问题和相应的处理方法.并根据无线网络误码率高、误码常常造成播放中断等问题,实现了一种H.264解码器端的误码处理机制,使得解码应用程序的稳定性大大提高.在LG C910手机(ARM 9处理器)上的测试结果表明,对于QCIF格式的视频,在同时实现视频解码、显示以及QCP格式(QUALCOMM PureVoice)音频解码、播放等功能的情况下,优化后的H.264解码器仍可以达到9帧/s左右的解码和播放速度,满足了移动终端上的实时处理需求.     

On2解码器的优化及其在嵌入式平台上的实现

首先介绍了On2 VP6视频解码器的原理,对其复杂度进行了分析,然后对IDCT(inverse discrete cosine transform)、颜色空间转换等解码器中最耗时的两个模块进行了算法优化.接下来,结合裕兴公司机顶盒YX-5911A平台的特点,对VP6解码器进行了汇编级的优化.测试结果表明,对于CIF格式的视频,在实现VP6视频解码、显示播放的情况下,优化后的VP6视频解码达到了12 f/s以上的解码速度,基本满足实时解码播放的要求.     

基于ARM的嵌入式AVS视频播放器的设计

实现了一种基于ARM处理器的嵌入式AVS视频播放器的设计方案。该方案不需添加专用的AVS视频解码芯片,仅以ARM处理器以及外围模块为硬件平台,以嵌入式Linux为操作系统,通过向MPlayer软件添加AVS视频解码库的方法,实现了AVS视频播放功能,能实时播放25f/s,分辨率为640×480的AVS视频流。     

基于ARM920T内核的FFT算法的高效实现

随着ARM体系结构的发展,ARM处理器已经可以胜任许多DSP应用。为了充分挖掘ARM处理器数字信号处理能力,结合ARM内核设计特点设计了基4-FFT算法的高效ARM程序。代码设计中,对寄存器分配和指令调度作了精细地控制,提出了ARM汇编中浮点数的定点格式存储和计算方法,充分利用桶形移位器和5级流水线,避免了流水线互锁问题。实验结果表明优化后的程序指令周期总数减少并且运算精度很高。这些优化方法对ARM程序优化具有实际指导意义。     

嵌入式通用处理器的MP3解码软件优化方法

提出了一套嵌入式软件的优化流程,包括算法优化、实现优化和平台优化三个阶段.基于此流程,具体介绍了在通用处理器ARM平台上实现MP3解码器软件优化的方法.通过软、硬件仿真验证,最终优化结果:实时解压缩率128kbps、采样率44.1kHz的立体声mp3码流要求运算速度26.2M IPS,存储空间70k字节.     

基于ARM存储结构的MP3程序性能优化

针对ARM存储系统的结构和MP3解码程序的特性,提出在S3C24A0上通过TLB,Cache和Write Buffer的有效使用,实现MP3解码程序性能优化,并且通过量化的比较得到一个可靠的结论.同时分析数据一致性问题,针对各种引起数据不一致的情况提出相应的解决方案.     

Efficient DVFS for low power HEVC software decoder

Low power design is a primary concern for modern battery-driven devices and video applications such as video decoding are often the most resource intensive applications of consumer electronics devices. Modern embedded processors are now proven to support video applications with software. They are also equipped with advanced features including Dynamic Voltage Frequency Scaling and Dynamic Power Management in order to reduce their power consumption. High Efficiency Video Coding (HEVC) is the latest MPEG video standard offering state-of-the-art compression rates and advanced parallel processing solutions. This paper presents a low power real-time software architecture for a HEVC decoder. Software decoding fosters short time-to-market as it relies on software designs for a general purpose processor. The proposed architecture exploits the characteristics of the multicore ARM big.LITTLE System-on-a-Chip to provide a low power design. Extensive power measurements as well as real-time metrics are provided to compare the proposed architecture with state-of-the-art.     

基于ARM平台的高清视频信号编解码器优化设计

由于原始编解码器存在编解码速度慢,耗费时间长的问题,无法满足人们需求,提出了基于ARM平台的高清视频信号编解码器优化设计。在ARM平台下对接口进行分离,从代码和结构两方面对编码器进行精简,进而对相应程序进行优化;针对解码器优化过程,优化C级别和熵解码,并移除多余结构体以及冗余函数,重新建立哈夫曼查表,完成高清视频信号快速解码。通过实验验证结果可知,优化后的编解码器速度快,且耗费时间较短。     

煤矿井下Android可视语音通信终端设计

提出了一种基于低功耗ARM Cortex-A8内核的煤矿井下可视语音通信终端设计方案,详细讨论了可视语音通信终端的功能、硬件组成和软件模块。该方案在Android嵌入式操作系统平台上,结合SIP协议和语音视频编解码器实现井下终端的可视语音通信功能。测试结果表明,可视语音通信终端整机功耗可控制在20W以内,能够实现本质安全设计;终端进行语音对讲时CPU负荷很轻,处理视频压缩和显示时,CPU平均使用率能够保持在50%以下,性能满足可视对讲需求。     

0.13μm CMOS下的1000Base-T联合解码均衡器

分析了0.13 μm CMOS工艺下适合于IEEE 802.3 ab标准1000Base-T千兆以太网收发器的联合解码均衡器结构。通过分析适用于1000 Base-T的超前计算技术,对超前计算结构进行了优化,降低了现有联合解码均衡器在0.13 μm工艺下的硬件复杂度。通过物理设计确定了优化的联合解码均衡器的算法与结构。优化后,14抽头MA4在0.13 μm工艺下门数减少了8.7 k,约9%,14抽头并行判决反馈解码器门数减少了9.5 k,约6%。     

基于MIPS体系结构的嵌入式MPEG-2音视频解码设计

本文介绍了基于MIPS体系结构的32位SOC芯片GC3210和嵌入式Linux操作系统的MPEG-2音视频解码器的软件优化以及音视频同步机制的设计。采用多媒体指令对MPEG-2视频解码关键模块IDCT和MC进行软件优化,利用环路缓冲与Linux多线程机制实现了音视频同步。     

多工作模式MPEG音频解码器

设计一个低功耗、可配置、低成本的MPEG-1/2 Layer I/II/III音频解码器。该解码器包含软件部分和硬件加速部分,可以选择工作在＂高品质＂和＂低功耗＂2种工作模式下。在＂高品质＂工作模式下,该解码器是全兼容的。在＂低功耗＂工作模式下,设计一个截止综合子带滤波和欠采样的方法,使得系统的动态功耗得到进一步降低。