多层片式ZnO压敏电阻器的现状与发展方向

介绍多层片式znO压敏电阻器的材料组成、电板材料、生产工艺及电性能，并与圆片引线型压教电阻器进行了比较。多层片式znO压教电阻器具有许多优点，如体积小、通流容量大，响应速度快，表面安装性好和实现低压化等，流延和电镀是多层片式压敏电阻器生产中比较重要的工艺。最后指出多层片式压敏电阻器的方向。     

多层片式ZnO压敏电阻器内电极材料研究

把三种不同钯银比例的浆料用作多层片式ZnO压敏电阻器(MLCV)的内电极材料,并研究了它们对MLCV电性能的影响。结果表明:含钯内电极材料的压敏电阻的电性能,明显优于纯银内电极的压敏电阻。压敏电阻的限制电压与压敏电压比(Vc/V1mA)及漏电流(IL)随着钯含量的升高而减小;非线性系数(α)、峰值电流(Ip)及能量耐量(ET),随着钯含量的升高而提高。分析认为,随着内电极材料中Ag含量的升高,Ag+的扩散增加,导致晶粒电阻增加,即施主浓度(Nd)减少,势垒高度(■)升高,致使MLCV的电性能劣化。     

多层片式Zn0压敏电阻器的现状与发展方向

基于国内外多层片式ZnO压敏电阻器的研究及应用，介绍了多层片式ZnO压敏电阻器的结构(阵列及模块)、材料组成(ZnO—Bi2O3系、ZnO—玻璃系、ZnO—V2O5系及ZnO—Pr6O11系等)、电极材料、生产工艺(流延和电镀)等现状，并就多层片式ZnO压敏电阻器的工艺和技术发展趋势提出了见解．     

片式叠层压敏电阻器及其应用

用流延工艺把电极层和半导体陶瓷交错排布，经烧结而成的片式叠层压敏电阻器，其结构类似多层陶瓷电容器。通过与氧化锌压敏电阻器及其他压敏电阻器比较表明，片式叠层压敏电阻器具有优良的性能。并论述这类压敏电阻器在ＩＣ保护、ＣＭＯＳ器件保护、汽车电路系统保护等方面的应用。     

多层片式压敏电阻器及其应用

多层片式压敏电阻器已被广泛应用于IC保护，CMOS，MOSFET器件的保护以及汽车电子线路保护等方面，其生片材料，内电极组成，电极形状，叠层结构以及表面处理等也有很大的发展。     

多层片式ZnO压敏电阻器的现状与发展方向

基于国内外多层片式ZnO压敏电阻器的研究及应用,介绍了多层片式ZnO压敏电阻器的结构(阵列及模块)、材料组成(ZnO-Bi2O3系、ZnO-玻璃系、ZnO-V2O5系及ZnO-Pr6O11系等)、电极材料、生产工艺(流延和电镀)等现状,并就多层片式ZnO压敏电阻器的工艺和技术发展趋势提出了见解。     

低压高能氧化锌压敏电阻器的研究

本文提出了一种新型的低压高能氧化锌压敏电阻器的制造方法。研究了它的微观结构和导电机理，根据理论分析提出了改进元件性能的材料组分和工艺措施。     

低电压氧化锌压敏电阻器

叙述了压敏电阻器的特性、微观结构、导电机理。分析了实现低电压氧化锌压敏电阻器的方法——增大氧化锌半导体瓷晶粒直径和压制厚度很薄的氧化锌半导体瓷片。探讨了低压氧化锌独石型、薄膜体型压敏电阻器的主要特性和其制造工艺的关键技术。     

片式ZnO压敏电阻器印叠工艺对通流容量的影响

通过印叠工序中,内电极烘干温度与烘干时间的试验,研究了它们对片式ZnO压敏电阻器通流容量的影响。结果表明:烘干温度与烘干时间分别为70℃与2~4h时,产品的通流容量最大。     

片式ZnO压敏电阻烧端工艺对限制电压比的影响

通过对烧端工艺中不同烧端温度以及保温时间的试验,研究了它们对片式ZnO压敏电阻器限制电压比的影响。结果表明:当烧端温度为850℃,保温时间15min时,产品的限制电压比最小。     

Size Effect on Properties of Varistors Made From Zinc Oxide Nanoparticles Through Low Temperature Spark Plasma Sintering

Conditions for the elaboration of nanostructured varistors by spark plasma sintering (SPS) are investigated, using 8‐nm zinc oxide nanoparticles synthesized following an organometallic approach. A binary system constituted of zinc oxide and bismuth oxide nanoparticles is used for this purpose. It is synthesized at room temperature in an organic solution through the hydrolysis of dicyclohexylzinc and bismuth acetate precursors. Sintering of this material is performed by SPS at various temperatures and dwell times. The determination of the microstructure and the chemical composition of the as‐prepared ceramics are based on scanning electron microscopy and X‐ray diffraction analysis. The nonlinear electrical characteristics are evidenced by current–voltage measurements. The breakdown voltage of these nanostructured varistors strongly depends on grain sizes. The results show that nanostructured varistors are obtained by SPS at sintering temperatures ranging from 550 to 600 °C.     

添加尖晶石对氧化锌压敏电阻性能的影响

通过添加尖晶石（Ｚｎ７Ｓｂ２Ｏ（１２））改性研制出电位梯度为１００Ｖ／ｍｍ左右，压敏电压在８２～１５０Ｖ，通流容量可达１６００Ａ／ｃｍ２，漏电流＜２μＡ系列压敏电阻器，从而满足了国内电话交换机行业对８２Ｖ、１００Ｖ、１２０Ｖ、１５０Ｖ压敏电阻器的电性能要求。从工艺的角度解释了尖晶石对氧化锌瓷晶粒的作用原理，并分析了尖晶石的微观结构及粒度对瓷片电性能的影响。     

掺锑对二氧化锡压敏电阻性能的影响

通过对样品V-I特性和势垒特性的测试和分析,研究了掺锑对二氧化锡压敏电阻性能的影响.snO2@Co2O3基本上不具有电学非线性,掺杂很少量的Sb2O3可明显改善材料的非线性.研究中发现掺杂x(sb2O3)为0.01%的样品具有最高的质量密度(ρ＝6.90g/cm3)、最高的视在势垒电场(EB＝276V/cm)和最好的电学非线性(a＝12.89).提出了SnO2@Co2O3@Sb2O3的晶界缺陷势垒模型.     

叠层片式电感的发展趋势

论述了叠层片式电感的发展趋势。指出高频电感应用领域扩大,使用频率不断提高;高频电感尺寸进一步小型化;集成化趋势方兴未艾; 大电流与高频磁珠需求不断增加。     

叠层片式ZnO压敏电阻器配方研究

研究了以ZnO-Bi2O3-SiO2系为基础,适当添加Co、Mn、Sb、Cr、Ni等金属氧化物的叠层片式ZnO压敏电阻器配方。通过严格控制Bi2O3及SiO2的含量,较好地解决了瓷料与银鈀内电极的共烧问题,且电性能优良。其瓷料的特点是烧结温度低(<1050℃),产品非线性系数高(≥25),泄漏电流小(<5μA),限制电压低(V1A/V1mA<1.70),通流能量大(≥1800A/cm2)。     

片式高压多层瓷介电容器最新进展

片式高压多层瓷介电容器（ＭＬＣＣ）的研制生产水平已达额定直流电压０．５～２０ｋＶ。额定交流电压２２０～１１００Ｖ，标称电容量范围为：０．５ｐＦ～０．１５μＦ（Ｃ０Ｇ），４７ｐＦ～２．２μＦ（Ｘ７Ｒ）。产品技术标准尚未统一纳入国际标准体系。高压ＭＬ－ＣＣ在Ｖ－Ｃ、ＴＶＣ（温度、偏压、容量关系）、耐电压及电晕等性能和试验方法方面有特殊要求，设计制造技术有独到之处。高压ＭＬＣＣ的包装和使用须严格控制工艺过程。