一种分布式异步事件处理框架的研究与实现

文章研究和实现了一种分布式的异步事件处理框架(Distributed Asynchronous Event Handling Framework,DAEHF).应用开发人员可以基于DAEHF开发异步事件驱动运行的应用程序,DAEHF高效、灵活地为应用开发人员解决了应用程序网络通信的问题,同时还具备通用、易用、任务自动部署等特点,非常适合应用开发人员开发大型分布武应用系统.本文在设计和实现DAEHF的过程中研究使用了设计复用、线程池、异步事件处理、任务自动部署等关键技术.DAEHF已经在中国科学院科学数据库系统平台软件的数据访问中间件中得到初步的应用.     

一种基于消息的异步服务访问框架

服务访问是采用面向服务架构（SOA）的项目在具体实施过程中的关键问题之一。根据SOA在信息整合领域的应用需求，针对SOA架构下三类服务访问问题，即异步服务访问、综合服务访问和可靠服务访问．提出了一种基于消息的异步服务访问框架，阐述了该框架的基本架构、核心组件及工作模式。同时．结合该框架在科技信息资源共享服务平台项目中的具体应用，讨论了该框架的使用效果。     

CORBA异步消息的研究与实现

异步机制是构造大规模分布式系统必不可少的机制之一.作为一种典型的分布应用支撑平台,CORBA没有很好的解决异步机制问题,这限制了CORBA在一些领域的应用.如何在CORBA中提供异步通信支持,为上层应用提供异步通信支持成为研究的热点.本文提出一种CORBA异步消息模型Star-Async,该模型通过ReplyHandler对象实现应答处理、通过异常封装对象实现异常处理,通过基于修改抽象语法树的机制实现异步代码生成.在自主研制的分布对象中间件平台StarBus中实现了本文提出的Star-Async异步模型,实现和初步应用表明本文提出的异步消息模型为在CORBA中实现异步机制提供了一种有效的参考.     

一种异步FIFO的VHDL实现

本文描述了一个异步FIFO的完整VHDL设计过程,并附了主要的程序代码和仿真结果.就异步FIFO设计中的如何同步异步信号、避免产生亚稳态和空满标志如何产生问题结合设计实例进行了详细的描述.     

一种高性能异步RPC框架的设计与实现

为了研究RPC技术的原理以及提高性能和可用性的方案,设计并实现了一种名为Pretty RPC的RPC框架。Pretty共分三层:公共层,核心层和应用层。整体设计围绕高性能、高可扩展性,高可用性及高易用性等特点进行。采用Netty高性能异步通信框架用于信息交互;Protostuff框架提供对象序列化能力;JDK Proxy技术生成代理对象;Spring框架提供基于Io C的对象管理功能。最终实现了一种符合预期的RPC框架。经过此次研究实践,能够得出如下结论:基于改进Reactor模式的纯异步线程池通信模型的效率要高于传统多线程同步阻塞的通信模型;序列化算法的效率也是决定RPC性能的重要因素之一;基于Io C思想的软件设计方式能够有效提升软件的各项指标。     

一种实现异步显示屏的新方法

LDE显示屏的实现技术已日趋成熟，本文介绍了一种新方法，即使用逻辑可编程器件ispLSH032E来实现一个单色异步屏，并给出了其在系统中实现逻辑所用的原理图及仿真结果。     

一种高性能异步FIFO的设计与实现

提供了一种全新的高性能异步FIFO设计方案.首先定义了FIFO的通信协议和总体结构设计,然后围绕如何提高FIFO性能依次论述了存储阵列设计、读写控制逻辑和空脯判断逻辑的设计方法.通过与FPGA本身的FIFO模块比较,该方案可以提高FIFO性能30%以上.     

一种基于异步数据融合的传感器管理方法

针对多传感器系统存在观测数据过多,数据融合中心处理负担过重的问题,在引入一种基于传感器观测数据序贯处理的最优异步融合算法的基础上,提出一种基于目标协方差控制的传感器选择算法对异步观测数据进行优化组合,从而实现以最小的计算量达到所要求的目标状态估计精度。最后的仿真结果证明了该算法的有效性和可行性。     

一种大容量异步FIFO的设计与实现

针对判断FIFO将空和将满两个状态位的难点,提出一种阈值可以由使用者改变的可编程判断方法.以内部RAM容量为16 kB的FIFO的设计为例,基于FIFO的一般结构,介绍了产生RAM地址指针的方式,分析了添加1位指针附加位以判断FIFO状态的方法.电路基于0.18μmCMOS工艺实现.仿真结果表明,这种状态判断方法可以快速、准确地判断出FIFO的状态,FIFO的最快读写频率可达160 MHz.     

一种适用于通信系统的异步加-选择-比较器

介绍了一种适用于Viterbi解码器的异步ACS(加法器-比较器-选择器)的设计.它采用异步握手信号取代了同步电路中的整体时钟.给出了一种异步实现结构的异步加法单元、异步比较单元和异步选择单元电路.采用全定制设计方法设计了一个异步4-bit ACS,并通过0.6μm CMOS工艺进行投片验证.经过测试,芯片在工作电压5V,工作频率20MHz时的功耗为75.5mW.由于采用异步控制,芯片在"睡眠"状态待机时不消耗动态功耗.芯片的平均响应时间为19.18ns,仅为最差响应时间23.37ns的82%.通过与相同工艺下的同步4-bit ACS在功耗和性能方面仿真结果的比较,可见异步ACS较同步ACS具有优势.     

一种适用于通讯系统的异步加-选择-比较器(英文)

介绍了一种适用于Viterbi解码器的异步ACS(加法器比较器选择器)的设计.它采用异步握手信号取代了同步电路中的整体时钟.给出了一种异步实现结构的异步加法单元、异步比较单元和异步选择单元电路.采用全定制设计方法设计了一个异步4 -bit ACS,并通过0 .6μm CMOS工艺进行投片验证.经过测试,芯片在工作电压5V,工作频率20MHz时的功耗为75. 5mW.由于采用异步控制,芯片在“睡眠”状态待机时不消耗动态功耗.芯片的平均响应时间为19 .18ns,仅为最差响应时间23 .37ns的82%.通过与相同工艺下的同步4 -bit ACS在功耗和性能方面仿真结果的比较,可见异步ACS较同步ACS具有优势.     

An Asynchronous Implementation of Add-Compare-Select Processor for Communication Systems

A novel asynchronous ACS(add-compare-select) processor for Viterbi decoder is described.It is controlled by local handshake signals instead of the globe clock.The circuits of asynchronous adder unit,asynchronous comparator unit,and asynchronous selector unit are proposed.A full-custom design of asynchronous 4bit ACS processor is fabricated in CSMC-HJ 0.6μm CMOS 2P2M mixed-mode process.At a supply voltage of 5V,when it operates at 20MHz,the power consumption is 75.5mW.The processor has no dynamic power consumption when it awaits an opportunity in sleep mode.The results of performance test of asynchronous 4bit ACS processor show that the average case response time 19.18ns is only 82% of the worstcase response time 23.37ns.Compared with the synchronous 4bit ACS processor in power consumption and performance by simulation,it reveals that the asynchronous ACS processor has some advantages than the synchronous one.     

一种异步快速傅立叶变换处理器设计

针对一种异步实现结构的异步快速傅立叶变换处理器,给出了处理器中异步加法器的电路和异步乘法器的结构．该异步快速傅立叶变换处理器采用本地的握手信号代替了传统的整体时钟．通过对一个8点的异步快速傅立叶变换处理器电路仿真,得到该处理器的平均响应时间为31．15ns,仅为最差响应时间42．85ns的72．7％．由此可见,异步快速傅立叶变换处理器在性能方面较同步处理器存在优势。     

异步集成电路标准单元的设计与实现

设计异步集成电路时,常用的异步标准单元的分类、电路设计方法和电路结构．详细介绍了C单元和异步数据通路的设计与实现,提出了一种异步实现结构的异步加法单元、异步比较单元和异步选择单元电路．利用设计的异步标准单元构成了一个适用于Viterbi解码器的异步ACS(加法器一比较器一选择器),并通过0．6μmCMOS工艺进行投片验证．当芯片工作电压为5V,工作频率为20MHz时的功耗为75．5mW．芯片的平均响应时问为19．18DS,仅为最差响应时间23．37ns的82％．从而验证了异步标准单元的正确性和异步电路在性能方面较同步电路存在的优势．     

一种新型异步ACS的CMOS VLSI设计

介绍一种新型异步 ACS(加法器 -比较器 -选择器 )的设计。一种异步实现结构的异步比较器 ,并通过异步加法单元、比较单元和选择单元的异步互连 ,构成了异步 ACS。在异步 ACS的性能分析时采用了一种基于多延迟模型的新方法 ,建立了异步加法器和比较器的多延迟模型 ,通过逻辑仿真 ,得到异步 ACS的平均响应时间为 3 .66ns,最长响应时间为 8.1 ns。由此可见 ,异步 ACS在性能方面较同步 ACS存在优势。     

异步传输方式的HDLC协议的实现

研究实现了一种HDLC(High Level Data Link Control)协议的改进方法,该方法把HDLC协议传统的同步传输方式改成了异步传输方式,既保留了原有HDLC协议的主要优点,又增强了传输数据的抗干扰性能,并节省了通信系统的同步时钟接口连线.文中简要介绍了HDLC的协议规程,并提供了CRC及删"0"部分的VHDL代码.最后,描述了HDLC协议的异步传输方式,并通过FPGA完成了HDLC协议的改进.     

基于移动Agent的无线传感器网络数据管理框架

无线传感器网络是一种全新的技术,能够广泛应用于恶劣环境和军事领域。传感器网络在数据获取过程中,为了减少数据的处理耗能、降低延迟,需要采用数据管理技术。分析和介绍了传感器网络集中式与分布式处理两种数据管理模型结构,提出了一种基于移动Agent的无线传感器网络数据管理框架。