一种基于UVM的模块级可重用随机化验证平台构建方法

介绍了一种基于UVM验证方法学的SoC模块级验证平台的构建方法.该平台针对基于AMBA总线的AES硬件加速器IP的功能验证需求,采用面向对象的层次化建模方法,完成可重用AMBA通用验证化组件,参考模型以及验证事务级建模的随机化高功能覆盖率测试向量的可重用工作.该平台面向基于AMBA总线的SoC模块级验证领域实现可重用性.验证结果表明,基于随机化验证策略的验证平台在功能覆盖率收敛效率上提高了21.4%.     

基于UVM验证方法学的数字交换芯片验证平台

采用统一验证方法学(universal verification methodology,UVM)搭建验证平台,对数字交换芯片的功能进行验证[1]。由于数字交换芯片的数据处理量较大,验证平台产生受约束的随机激励来验证数字交换芯片的功能,并通过代码覆盖率和功能覆盖率来完善验证用例。仿真结果表明,通过该验证平台验证数字交换芯片的功能正确,功能覆盖率达到100%,并通过机台测试。     

基于功能的SoC可测试性设计及系统级调试

可测试性设计技术是SoC设计中的一个重要技术.在设计8位SoC系统芯片时,不仅考虑到可测试性设计,而且还利用OCI模块上的JTAG接口.可以方便地与板级系统相结合,能够快速对芯片进行功能验证和系统调试,大大缩短产品的上市时间.     

基于UVM验证方法学的AES模块级验证

分析了基于System Verilog语言的UVM(Universal Verification Methodology)高级验证方法学,并使用该方法学对AES(Advanced Encryption Standard)模块进行了功能验证.验证结果表明,此验证平台能够实时监测覆盖率,控制验证进程,优化验证事务.该方法提高了验证的效率验和证平台的可重用性,较好地满足了芯片验证需要.     

PON结构航空总线协议芯片仿真验证方法

针对基于PON结构的FC_AE航空总线协议芯片的验证需求与功能特性,提出了一种基于RTL级组网功能仿真验证的方法,阐述该方法下仿真验证平台测试用例模块、参考模型模块、结果检测器模块、验证平台整合模块的实现原理,最后,采用该方法搭建了FC_AE协议芯片的仿真验证环境,完成该芯片的仿真验证.该方法基于多种语言自动化验证平台,可从系统级与芯片级双通道验证芯片功能,有效的提高了验证效率,缩短了整个设计验证周期,为芯片的成功投片提供了可靠的保证.     

SoC芯片UVM平台自动化开发系统

数据通信So C芯片规模大、接口数量繁多且配置复杂,开发过程需要完备的设计验证环境。市场上部分EDA工具已集成自动化验证平台,但它们一般只能搭建基本框架,无法自动支持非标准总线协议,需要较多手动更改,导致开发模块、子系统和系统级UVM验证平台及测试用例耗时较长。本文介绍了一种可自动提取验证平台关键信息、高效并智能化生成大规模So C芯片UVM验证平台的系统,根据用户配置自动分析RTL设计代码,抓取端口信号,并自动生成验证环境平台代码。本系统已经成功应用于多个数百亿晶体管规模的数通So C芯片验证工作,UVM平台开发时间缩短为之前的五分之一,大大提高了芯片研发效率,增强了平台代码质量和测试配置的灵活性、以及平台的可维护性。本系统可推广至更多SoC产品开发。     

Synopsys为更快速的SoC验证推出下一代验证IP

亮点： －SynopsysDiscoveryVIP加速和简化了最复杂系统级芯片（SoC）设计的验证工作。     

基于uvm验证方法学的盲均衡器验证

文章采用通用验证方法学(UVM)搭建验证平台,以高速光纤传输系统中的数字信号处理芯片的盲均衡器作为验证对象,重点分析了UVM验证平台的搭建思想,产生随机化的测试向量,对盲均衡器进行全面验证,从而达到覆盖率的要求,通过寄存器模型和自动化脚本的使用,提高验证效率和平台的可重用性。验证结果表明,通过这种面向对象的层次性建模方法,可以大幅缩短平台的维护和开发时间,采用该验证方法的功能覆盖率为100%,代码覆盖率为98%,翻转覆盖率为97%。     

基于OVM的IP验证

芯片验证的工作量约占整个芯片研发的70%,已然成为缩短芯片上市时间的瓶颈。应用OVM方法学搭建SoC设计中的DMAIP验证平台,可有效提高验证效率。随着集成电路设计向超大规模发展,芯片验证工作的难度在不断增大,验证的工作量已经占到整个SoC研发的70%左右,芯片验证直接影响到芯片上市的时间,因此提高芯片验证的效率已变得至关重要。利用OVM的层次化、随机约束等特点,能有效提升现有的验证方法,提高环境激励和监测的层次、加快覆盖率达成进程,从而加     

基于System Verilog DPI的ARM SoC虚拟调试验证平台的设计

提出和实现了一种基于System Verilog直接编程接口(DPI)的SoC调试系统验证平台.该平台利用DPI将GDB调试器和目标芯片的验证Testbench集成在一起,实现了ARM7 SoC调试系统的RTL级调试验证.验证平台能够在FPGA原型验证之前发现和定位调试系统的错误点.缩短验证周期和提高验证效率.     

基于8051核的数字电路系统验证技术

SoC设计的重要特征是IP集成,但是不同IP模块的集成给SoC验证工作带来大量的问题.文中基于8051核的总线构建一个8位SoC设计验证平台,该平台可重用IP模块的激励文件,并利用现有的EDA工具对不同设计阶段进行软硬件协同仿真,大大减轻系统验证的工作量.     

基于8位CPU核的混合信号SoC验证技术

教模混合系统芯片（SoC）验证技术是SoC设计中的一个难点。文中基于8051核总线构建一个8位SoC设计验证平台,利用NC-SIM的数字仿真环境和Hsim的模拟仿真环境相结合的方式,对整个混合电路进行验证。该验证环境是建立在IP复用规范的基础上,具有很强的可移植性。同时该环境使用的激励文件和IP可以被一起设计复用,因此在仿真精度和仿真速度都能够得到保障的前提下,可以大大减轻电路混合验证的工作量。通过该混合验证环境,成功设计一个8位SoC芯片,功能和性能指标都达到用户要求。     

基于iButton的身份验证安全系统

在分析了国内外身份验证安全系统的优缺点后,提出了一种基于iButton(信息纽扣)的身份验证安全系统。文中分析了iButton的结构特点及工作原理,并给出了一套实用的身份验证安全系统。该系统与同类身份验证安全系统相比具有价格便宜,安全可靠,使用方便,智能度高的特点,具有广阔的使用前景。它对改善和促进国内身份验证安全系统的研制和开发具有很高的参考价值。     

基于FPGA的ETC通信芯片验证平台的设计

为了降低ETC（Electronic Toll Collection,电子不停车收费）通信芯片的开发成本和周期,设计了一款基于FPGA的ETC通信芯片的验证平台,并分析了ETC通信系统的数据帧格式,系统组成单元,给出了本次设计构建的硬件平台和软件流程.基于该平台的ETC通信芯片LX5811A验证过程说明该平台具有较强的通用性、可重用性和可配置性,缩短了芯片的开发周期.该平台已成功应用于ETC通信系列芯片开发的设计流程中.     

十亿晶体管级芯片系统集成面临的挑战与机遇

概述了半导体工业的发展趋势 ,讨论了 1 0亿晶体管级芯片系统所面临的挑战 ,并提出了若干研究课题以获得即将来临的纳米时代的发展机遇。     

总线监视器的设计

随着集成电路设计规模的不断增加，传统的验证方法学由于无法提供足够的能力来检查系统所有可能功能的正确性，已经不能满足SoC验证的需求。验证重用方法学是解决这一问题的有效途径。在SoC的验证过程中．利用总线监视器对片上总线上发生的事务进行实时监视，并将监视结果以机器可读的格式显示出来，从而可以帮助验证工程师有效地判断数据传输的正确性，达到验证单个模块和系统功能的目的。本文提出了一种SoC功能。验证平台中总线监视器的设计方法，并给出了具体的实现过程。     

应用VMT快速搭建验证平台

介绍了如何应用验证模型快速搭建系统验证平台。在基于VMT的验证平台中,使用验证模型驱动待测系统,检测系统响应。该平台结构简单、思路清晰,有效地缩短了系统验证周期,提高了验证质量。结合项目给出了基于Synopsys公司提供的VIP验证模型的验证平台框架与流程实例。     

高密度封装进展之三——SiP与SoC

哪种方式更能提高LST的附加值?是SiP(system in a package)还是SoC(system on a chip)?LSI厂家正对此进行激烈争论。作为系统集成的选择方式,LSI厂家一直集中力量致力于SoC的开发。但是LSI厂家发现,仅靠SoC这一条路线已不能满足用户的要求。目前,对于各大LSI厂家来说,要不要转换其发展资源的投入方向,需要当机立断。     

IPOA组包功能的验证系统

介绍一种对IPOA应用中的组包功能进行RTL功能验证的系统。该验证系统可根据用户输入数据自动产生ATM信元作为激励 ,并对被测系统的输出进行自动验证。通过该验证系统大大提高了验证效率 ,缩短了仿真时间。同时 ,该系统产生的激励可对被测系统进行彻底的功能验证 ,提高了验证过程中代码覆盖率     

弹载测速试验方法研究

提出了一种用于弹载测速技术的试验方法,包括静态试验和动态试验。静态试验包括静态的软件调试和相关的验证试验,动态试验模拟实际的发射环境,进行数据采集,定时和测速等试验,而且结构简单,在实验室中就能进行。为弹载测速技术前期研究提供试验保证。