基于多相滤波的宽带接收机信道化算法研究

对基于多相滤波技术的信道化算法做了仿真和优缺点分析。针对其存在盲区的问题，以降低抽取率为基础，对该算法进行了改进，建立了无盲区信道化接收机模型。并由此模型设计了四信道仿真系统，实验结果验证了模型的正确性。最后，在Tiger SHARCTS101上实现了改进算法．运行结果证明了算法的高效性。     

多相滤波宽带信道化数字接收机

宽带雷达电子战数字接收机是当前国内外研究的重点,信道化接收机能够处理同时到达的多个信号并有较高的截获概率。多相滤波信道化接收机运算量小且易于实现。为克服因D倍抽取而产生的多相滤波信道化数字接收机的接收盲区,引入了重叠一半的多相滤波信道化数字接收机。利用瞬时自相关接收机,可在消除信道化接收机虚假输出的同时提高信道化接收机的测频精度。文中给出了上述数字接收机的实现方法,并通过仿真实验证明了以上结论的有效性。     

基于多相滤波的数字信道化接收机的设计

介绍的基于多相结构的数字信道化技术具有实时处理大量数据能力的特点,是克服高速ADC与FPGA处理速度之间的矛盾的关键技术。从数学模型上描述了整个接收机的工作流程,并在MATLAB环境中对系统进行了仿真,仿真结果验证了该算法模型的正确性与高效性。     

一种基于多相滤波的高效信道化算法研究及改进

本文对基于多相滤波技术的信道化算法做了仿真和优缺点分析.针对其存在盲区的问题,以降低抽取率为基础,对该算法进行了改进,建立了无盲区信道化接收机模型.并由此模型设计了四信道仿真系统,实验结果验证了模型的正确性.最后,在Tiger SHARCTS101上实现了改进算法,运行结果证明了算法的高效性.     

多相滤波数字信道化的FPGA实现

以多相滤波为基础,结合均匀滤波器组,采用50％重叠的子信道划分,提出了一种数字信道化实现方法,解决了高速实时处理与FPGA处理速度之间的矛盾,克服了信道化接收机的接收盲区.基于FPGA,提出了短波宽带数字信道化的设计思路和实现方法.仿真结果表明,该设计有较强的实用性和通用性.     

基于FPGA的一种电子战接收机信道化设计

介绍电子战信道化接收机的设计思想和它的一种实现结构,对此结构进行深入的分析,使用FPGA来实现其功能.最后,仿真证明该方法是有效的.     

一种基于实信号数字信道化算法研究

通过建立分析实信号数学模型,从系统设计角度研究中频采样后直接进行实数信道化的实现方法。理论和实测数据分析表明新的处理架构使用资源更少,更利于工程实现。为了进一步减少计算量,还重点分析了一倍采样下瞬时测频解模糊方法,对工程运用具有较强的指导意义。     

基于FPGA的宽带数字信道化接收机的设计

提出一种基于多相滤波器组的宽带数字信道化接收机的实现结构和设计方法,该方法可以满足侦察接收机宽频段覆盖、高灵敏度、高截获概率和实时处理能力,较好地解决高速A/D芯片与低速信号处理器之间的矛盾.用基于CORDIC算法和一阶相位差分算法进行瞬时测频.对系统中的每个功能模块进行了基于FPGA的设计与实现,从signaltab中验证了该方法的正确性.     

基于多相滤波器组的信道化接收机的分析

该文应用多速率信号处理理论,对基于多相滤波器信道化接收机的数学模型进行了分析和讨论,并与传统的低通滤波法进行了比较,结果表明该方法能以较低的运算复杂度更好的实现信号的实时处理.文章最后用仿真实验结果验证了该方法的正确性.     

宽带数字接收机的信道化设计

针对宽带数字信道化接收机中的信道化和抽取技术,分析了复信号多相滤波器无盲区算法及其数学模型,给出了信号的全概率捕获方法。同时,根据此数学模型,提出了复多相滤波器的FPGA设计方法。该方法根据模型中信道数与抽取倍数之间的关系,并利用可定制模块和时序的配合来完成延迟和抽取功能。而用乘加单元完成多相分量的滤波运算,同时用专用IP核完成FFT。整个模块采用乒乓RAM的设计思想和流水线结构。实验结果表明,该方法与一般旋转开关方法不同,它能够实现信道数不等于抽取倍数的延迟和抽取。     

变采样多相滤波器组信道化接收机的实现

针对多相滤波器组信道化接收机的通道采样率在数值上等于通道带宽,因此无法兼顾最优信道带宽和最优采样率的问题,提出一种基于嵌入式变采样多相滤波器组的信道化接收机。该信道化接收机根据要求的变采样率改变数据的输入速率,并依据数学推导对原有系统的结构进行变形,可有效解决多相滤波器组通道采样率和通道带宽的耦合问题,从而实现嵌入式变采样的目的。本接收机设计方法在兼顾系统最优采样和最小信道带宽要求的前提下,能有效避免频道浪费或复杂的插值算法。仿真结果表明,该接收机在不增加计算量的基础上能有效改变采样率,提高系统实时处理能力。     

基于多相滤波的信道化发射机研究

首先根据实信号信道化发射机的实现原理,推导出了这种发射机的真实信道中心频率和信道间隔的计算公式。然后推导了抽取器和内插器的多相滤波结构,建立了基于多相滤波的实信号信道化发射机的数学模型。最后讨论了这种高效的基于多相滤波的实信号信道化发射机的可实现性,并给出了这种发射机的两例计算机仿真。仿真结果验证了前面推导出的发射机数学模型和真实信号中心频率公式的正确性。     

一种实信号偶型排列信道化IFM接收机

在输入为实信号、滤波器组为偶型排列并且50%重叠的情况下,推导出多相滤波信道化接收机的高效结构,利用Hilbert变换将0信道的实数信号变为复解析信号,然后进行CORDIC算法测相、一阶差分算法测频。通过仿真实验证明该设计方案的正确性与可行性。     

偶型排列宽带数字信道化接收机

在讨论了一种无混迭无盲区的宽带数字信道化接收机设计方法的基础上,针对偶型排列宽带数字信道化接收机频带两端输出的两个实数信道不能直接用于信号检测的问题。提出了采用希尔伯特（Hilbert）正交变换的方法将两个实数信道变为复数解析信号,改进信道化接收机的结构,保证实数信道与其它复数信道一样进行信号检测和估计,解决了宽带信道化接收机频带两端的频谱利用问题,提高了宽带数字接收机的频谱覆盖宽度。通过仿真实验,验证了提出的算法的有效性。     

基于多相滤波的数字接收机的FPGA实现

给出了一种基于多相滤波的数字信道化接收机的实现方法,系统的处理带宽为875MHz,解决了高速ADC与FPGA处理速度之间的矛盾。为了克服信道化接收机的接收盲区,采用信道重叠的方法,连续覆盖瞬时带宽。在信道化处理后接测频模块,可以消除虚假信号的输出和提高测频精度。整个接收机在单片FPGA中实现,能够检测同时到达的两个信号,并实时输出脉冲描述字（PDW）,经FPGA时序仿真结果验证了算法模型的正确性和有效性。