基于IP复用的片上级系统的构建与验证

以一款基于IP复用的片上级系统(SHU-MV07)的设计过程为具体对象,介绍了多个IP核嵌入同一个系统所遇到的问题和解决方法;不仅给出每个IP核的嵌入方案,而且给出了整个片上级系统的验证方法;对于由模拟的IP核的嵌入而带来的验证问题,提出了一种基于NanoSim的混合信号条件下的全芯片级的验证方法;采用本方法验证了数模混合系统级的芯片(SHU-MV07)的时间大大缩短,并且通过了流片一次成功,证明了本方法的有效性。     

SOC设计中的核心技术

随着集成电路深亚微米设计技术、制造技术的迅速发展，集成电路已经进入片上系统（System on a Chip，简称SoC）时代。SoC设计技术是以IP（Intellectual Property）核复用为基础，以软硬件协同设计为主要设计方法的芯片设计技术，本文从IP核复用技术、软硬件协同设计技术两个方面探讨了SoC设计中的核心技术。     

利用SOC技术实现超声波测距模块

简单分析了典型的超声波测距原理,并具体介绍了一种利用SOC技术实现超声波测距模块的设计方法,重点讨论了CYPRESS公司芯片CY8C26443内部各模块的连接与参数设置及其软件设计,最后给出了所设计的测距模块的测试情况。     

基于VHDL语言的IP核验证

探讨了IP核的验证与测试的方法及其和VHDL语言在IC设计中的应用,并给出了其在RISC8框架CPU核中的下载实例。     

基于VHDL语言的IP核验证

探讨了IP核的验证与测试的方法及其和VHDL语言在IC设计中的应用,并给出了其在RISC8框架CPU核中的下载实例.     

SOC总线仲裁算法的研究

集成到SOC中的功能模块越来越多,对于共享总线的SOC系统,片上仲裁是使得各个模块有效运作的必要手段。本文论述了SOC仲裁的基本原理,首先从目前SOC系统中常用的仲裁算法入手,分析了这些算法的特点。同时,在单一仲裁算法的基础上,针对不同的复杂SOC系统,提出了几种多层仲裁算法,并分析了各自的特性。     

基于模型的设计加速功能验证

本文介绍了片上系统设计中的系统模型,提出了各种功能验证的方法,说明了基于模型的设计可加速功能验证流程。     

一种RapidIO IP核的设计与验证

RapidIO总线是第三代总线的代表,是处理器之间实现互联的最佳选择。但国内对于此技术的研究尚处于起步阶段,使用者也多以购买国外成熟IP为主。文中基于RapidIO V1.3协议,介绍了一种RapidIO总线的设计和实现方法,之后对其进行了全面的虚拟平台测试和FPGA平台测试。测试结果表明,该RapidIO总线符合RapidIO V1.3协议,且设计实现方式简单,复用性好,可以作为RapidIO接口方便地应用于FPGA和芯片设计中。     

一种可重用的SOC验证平台

本文介绍了基于事务的RVM(reference verification method)验证方法学,以及利用RVM验证方法学搭建可重用性高效验证平台,详细分析了常见SOC(system on chip)上SD(secure digital)模块的RTL(register transfer level)级验证平台的搭建及其在系统级的重用,此验证平台比传统验证平台在效率上大大提高,缩短了SOC的开发周期,加快了产品的面市时间.     

基于高性能SOC FPGA阵列的NVM验证架构设计与验证

新型非易失性存储器(non-volatile memory, NVM)技术日渐成熟,延迟越来越低,带宽越来越高,未来将不仅有可能取代以动态随机存储器(dynamic random access memory, DRAM)为代表的易失型存储设备在主存中的垄断地位,还有可能取代传统Flash和机械硬盘作为外存服务未来的计算机系统.如何综合各类新型存储的特性,设计高能效的存储架构,实现可应对大数据、云计算所需求的新型主存系统已经成为工业界和学术界的研究热点.提出基于高性能SOC FPGA阵列的NVM验证架构,互联多级FPGA,利用多层次FPGA结构扩展链接多片NVM.依据所提出的验证架构,设计了基于多层次FPGA的主从式NVM控制器,并完成适用于该架构的硬件原型设计.该架构不仅可以实现测试同类型多片NVM协同工作,也可以进行混合NVM存储管理方案验证.     

一款高端数字SOC设计的系统级验证

集成电路行业的发展，为SOC没计积累了丰富的IP库和设计方法。采用系统没计常用的基于平台的方法，可以快速完成系统的集成。但要完成对整个系统的验证，可能要占到整个设计周期70％以上的时问。而验证的方法是具有多样性的。该文以一款高端SOC的没计经历，简单描述了系统级验证过程，并以同步串联接口模块为例详细介绍了在系统级对RTL和门级网表的验证，以及验证所采用的特殊方法。     

基于IP设计的系统芯片测试策略

未来的系统芯片设计将基于IP设计,为了加强嵌入式核应用商和提供商之间的交流,确保系统芯片的快速上市,降低芯片的开发周期和开发成本,IEEE提出了P1500标准。从基于IP设计系统芯片的角度,对IEEEP1500标准的目的与意义、该标准定义的系统结构、标准的制订原则、测试的实现方式等角度对该标准进行详细的剖析,指出了该标准目前的进展状况和存在的问题,以及该标准与其他相关协议之间的关系。     

基于SOC的IIC总线IP核设计

该文详述了一种基于wishbone总线接口的IIC总线控制器IP核设计,给出了该IP核的系统接口以及各个子模块的详细设计方法,并对该IP核进行了仿真和验证。     

结合覆盖率驱动技术的RVM验证方法学在SOC验证中的应用

本文首先介绍RVM验证方法学和覆盖率驱动技术,然后详细分析如何使用结合覆盖率驱动技术的RVM验证方法学对SOC(SystemOnChip)进行完备的功能验证,最后探讨如何利用此方法学提高验证的效率。     

基于SOC/IP的智能传感器设计研究

提出了基于SOC/IP的智能传感器的设计方法.在分析传感器IP功能复用基础上,设计了构成智能传感器芯片的数据采集、信号处理、数据通信、人机界面、任务调度等一系列IP核模块.通过在FPGA及ARM7微处理器上的硬件实现仿真,验证了设计方法的正确性.利用IP功能复用,只需重新设置任务调度IP核,就能设计出用于各种传感器的智能化片上系统,构成智能传感器.     

SOC与芯片设计方法

本文介绍了以超深亚微米技术为支撑的SOC的定义以及芯片设计方法，并阐述了软硬件协同设计理论、IP核生成及复用技术、超深亚微米IC设计面对的难题以及SOC测试与验证技术。     

并行接口控制器IP核设计

介绍了一种可在片上系统（SOC）使用的同时可与嵌入式微控制器或CPU配合工作的8位并行接口IP核的设计，并对其内部模块和工作方式的划分以及设计验证进行了讨论。     

基于事务级USB设备接口IP核的验证

随着集成电路的设计规模不断增大,功能验证逐渐成为整个设计过程中的瓶颈.传统验证方法已经难以适应.事务级验证与传统验证方法比较,事务级验证具有更高的抽象层次,验证效率得到了提高.本文时事务级验证方法进行了简要介绍,说明了事务级验证的实现方法,提出了一种基于事务USB设备接口IP核验证平台,该验证平台具有较高的自动化程度和较强的可重用性.     

一种AES算法的快速硬件实现

介绍了一种用FPGA来快速实现硬件IP核的AES算法的方法,采用Xilinx公司的Virtex XCV-1000-6器件,并给出了时序仿真图,结果表明了其有效性。     

集成电路进入片上系统时代

首先评述了系统级集成电路的发展现状 ,然后介绍了系统级集成电路的设计技术 ,其中包括系统级集成电路的设计方法、系统级集成电路中的 IP问题及深亚微米设计技术 ;简述了系统级集成电路的测试技术和芯片加工技术 ;最后预测了系统级集成电路的未来发展。