DLX处理器整数流水线性能的研究

介绍了DLX微处理机针对流水线处理的结构调整和流水线工作原理,结合实例介绍了对DLX整数流水线性能的分析研究.     

计算机系统浮点数异常的处理

本文简要介绍了计算机系统浮点数及浮点异常的基本概念，以ＩＲＩＳ工作站为例讨论了浮点异常的处理方法。     

先进的微处理器体系结构:DLX

DLX是一种32位微处理器体系结构，由于其结构简单、硬件开销相对较小而且易于流水实现，因此多被RISC CPU采用。本文将重点阐述DLX体系结构的指令集和执行特性，以及它的广泛应用。     

浮点数的指数和尾数的研究

通过对浮点数的表示进行分析,对指数和尾数所占位数变化时浮点数值的影响做了研究,并对浮点数的应用做了总结。     

浮点数编码小生境遗传算法的研究

小生境在增加遗传算法群体的多样性,提高遗传算法的局部搜索能力方面具有良好的性能。迄今为止,有关小生境遗传算法的研究都是基于二进制编码,缺乏以浮点数编码为研究对象的相应成果。而浮点数编码在提高遗传算法的性能和遗传算法的推广应用中,具有其它编码所无法比拟的优势。本文以浮点数编码为研究对象,研究小生境遗传算法的机理,分析在遗传操作中小生境的生成、合并和分离的动态过程,探索其方法。本文的研究和实验结果表明,浮点数编码小生境遗传算法的性能是可靠的,方法是可行的。     

多功能流水线的作业输入控制

本文讨论了流水线原理，分析了流水线对计算机系统的性能加速比，给出了多功能流水线输入控制逻辑的矩阵方程。     

图形处理器流水线数据压缩技术研究综述

提高功耗效率是高端GPU的关键设计目标之一,在3D图形渲染流水线的多个阶段使用数据压缩技术能够显著减少GPU片外存储器的访问量,从而达到提高图形绘制性能和降低功耗的效果。为了对图形处理器流水线数据压缩技术的应用现状进行总结和分析,立足于GPU图形渲染流水线和存储系统的结构特征,归纳了各种缓冲区对象、纹理数据专用压缩算法的关键特性;分析了图形流水线数据压缩技术的研究现状、不足与挑战;并基于应用需求指明GPU流水线数据压缩技术进一步的研究内容。     

浮点数的教学难点研究

本文归纳了浮点数教学过程中一些学生容易感到困惑的问题．针对浮点数不同格式的定义、规格化以及不同机器码表示时规格化浮点数的表示范围等问题进行了详细的分析。通过对学生理解上难点问题的分析总结,从而给浮点数教学理出一个清晰的思路。     

科学计算程序语言的浮点数机制研究

浮点数运算存在精度方面、比较方面以及舍入误差等方面的问题,而这些问题直接影响到科学计算的准确性、可靠性和安全性等等.目前有关浮点数的中文资料很少,很多教科书上在谈到浮点数时都是浅尝辄止,本文以C语言浮点数机制为研究基础,对浮点数的格式、精度与应用等方面问题进行了实证研究,获得了一些有用的结果.     

神经网络训练处理器的浮点运算优化架构

针对神经网络训练加速器中存在权重梯度计算效率低的问题,设计了一种高性能卷积神经网络(CNN)训练处理器的浮点运算优化架构。在分析CNN训练架构基本原理的基础上, 提出了包括32bit、24bit、16bit和混合精度的训练优化架构,从而找到适用于低能耗且更小尺寸边缘设备的最佳浮点格式。通过现场可编程门阵列(FPGA)验证了加速器引擎可用于MNIST手写数字数据集的推理和训练,利用24bit自定义浮点格式与16bit脑浮点格式相结合构成混合卷积24bit浮点格式的准确率可达到93%以上。运用台积电55nm芯片实现优化混合精度加速器,训练每幅图像的能耗为8.51μJ。     

基于VHDL的浮点算法研究

浮点运算是数字信号处理中最基本的运算,但因为现行EDA软件没有提供浮点运算功能,使其在FPGA中的实现却是个棘手问题.文中提出了一种基于VHDL的高精度浮点算法,并以9位实序列为例,通过浮点数表示、对阶操作、尾数运算以及规格化处理等步骤高效并准确地实现浮点加/减法、乘法、除法以及平方根等运算,最后在FPGA中下载并实现了上述浮点运算,并给出测试结果.测试数据表明:所设计的浮点算法在其浮点数位宽所对应的精度范围内,可以在FPGA上成功地实现包含加、减、乘、除及求平方根等各种浮点运算.     

Floating point arithmetic teaching for computational science

Computational science is based upon numerical computing and, consequently, requires excellent knowledge of floating point computer arithmetic. In general, the average computational science student has a relatively limited understanding of the implications of floating point computation. This paper presents an initiative to teach floating point number representation and arithmetic in undergraduate courses in computational science. The approach is based on carefully designed practical exercises which highlight the main properties and computational issues of finite length number representation and arithmetic. In conjunction to the exercises, an auxiliary educational tool constitutes a valuable support for students to learn and understand the concepts involved. Simpler formats are used as an introduction to the IEEE 754 standard, with the aim of presenting the fundamentals of the floating point computation and emphasizing its limitations. This approach could be included in courses related to computer organization, programming, discrete mathematics, numerical methods or scientific computing in computational science curricula.     

构建新的《计算机系统结构》课程体系初探

结合应用型专业教育特点,明确教学目标,强化微机系统结构内容,引入DLX虚拟处理器实验,构建既有理论又有实践的新的计算机系统结构课程体系;并且利用信息技术,努力实现课程的立体化;从而促使《计算机系统结构》课程建设再上新台阶。     

VelociTI结构浮点DSPs寄存器堆读写的流水线设计

研究了VelociTI结构浮点数字信号处理器寄存器堆的流水线读写原理并提出了一种设计方法。该方法对单操作数双精度浮点指令采用2个32位数据通路用1个流水线周期读取源操作数，双操作数双精度浮点指令采用锁定译码单元，利用若干流水线周期读取源操作数。采用写控制向量的方法实现了流水线多个周期执行写操作。该方法正确实现了基于IEEE754标准的双精度浮点数据在寄存器堆与功能单元之间的32位数据通路上的传输，仿真结果验证了其正确性。     

浮点乘法器中IEEE舍入的实现

描述了浮点乘法器中舍入的基本方法,介绍了一种实现舍入的系统的设计方法和硬件模型,并对它进行了分析,在这种系统设计方法的基础上,提出了一种直接预测和选择的舍入方案。     

基于平稳小波变换的管道防腐层微小破损点定位

为了解决密间隔电位检测技术对管道防腐层微小破损点检测效果不佳的问题,应用有限元方法建立管道杂散电流模型,提取管道防腐层发生微小破损的断电电位信号.提出基于平稳小波变换(Sta-tionary Wavelet Transform,SWT)的断电电位信号分析方法,将信号通过平稳小波分解得到细节系数,细节系数中包含的防腐层微...     

基于RISC-V浮点指令集FPU的研究与设计

针对目前浮点运算软件实现速度慢,不能满足嵌入式处理器实时性要求以及运算种类有限等问题,提出了一种基于RISC-V指令集的浮点处理器,能够执行加法、减法、乘法、除法、平方根、乘累加以及比较运算,完全符合IEEE 754-2008标准.在VCS仿真环境下对浮点处理器进行了功能验证,各模块均能满足正确性要求.将浮点处理器与一...     

基于浮点放大技术的多通道数据采集系统

地质勘测是地下信息获取最有效的手段之一,而数据采集的质量好坏是直接影响勘探效果甚至导致勘探成败的关键;将信号不失真地记录下来,就要求数据采集系统达到低噪声、高采样率、大动态范围等性能指标;基于此,介绍了基于浮点放大技术的多通道数据采集系统,对其工作原理及硬件结构的设计进行了详细的分析,并将该系统应用于实际数据采集,试验表明,所设计的数据采集系统达到了预期的设计指标。     

流水线配置技术在可重构处理器中的应用

提出一种应用于可重构处理器中的流水线配置技术,能够有效减低配置时间,提高应用程序的执行速度。可重构处理器包括通用处理器和一个粗颗粒度的可重构阵列。可重构阵列将处理应用中占据大量执行时间的循环,这些循环将被分解为不同的行在阵列上以流水线的方式执行。该技术在FPGA验证系统上得到了验证。验证的应用包括H.264基准中的整数离散余弦变换和运动估计。相比传统的可重构处理器PipeRench, MorphoSys以及TI的DSP TMS320DM642有大约3.5倍的性能提升。