共查询到18条相似文献,搜索用时 156 毫秒
1.
提出了体硅LDMOS漂移区杂质浓度分布的一种二维理论模型,根据该模型,如果要使带有场极板的LDMOS得到最佳的性能,那么LDMOS漂移区的杂质浓度必须呈分段线性分布.用半导体专业软件Tsuprem-4和Medici模拟证明了该模型十分有效,根据该模型优化得到的新型LDMOS的击穿电压和导通电阻分别比常规LDMOS增加58.8%和降低87.4%. 相似文献
2.
3.
随着SOI层厚度的变化,当SOI层的厚度为2μm时,SOI LDMOS器件具有一个最佳的击穿电压.如果漂移区纵向的杂质浓度为线性分布,那么它的纵向电场就会为一个常数,击穿电压会达到最大值,而这种杂质浓度线性分布的漂移区可以通过热扩散得到.采用这种方法制得的SOI LDMOS的纵向击穿电压提高了43%,导通电阻降低了24%,这是因为它的表面浓度更高. 相似文献
4.
5.
6.
7.
8.
给出了漂移区为线性掺杂的高压薄膜SOI器件的设计原理和方法.在Si膜厚度为0.15μm、隐埋氧化层厚度为2μm的SOI硅片上进行了LDMOS晶体管的制作.首次对薄膜SOI功率器件的击穿电压与线性掺杂漂移区的杂质浓度梯度的关系进行了实验研究.通过对漂移区掺杂剂量的优化,所制成的漂移区长度为50μm的LDMOS晶体管呈现了高达612V的击穿电压. 相似文献
9.
10.
11.
具有倾斜表面漂移区的SOI LDMOS的工艺设计 总被引:1,自引:0,他引:1
对一种具有倾斜表面漂移区SOI LDMOS的制造方法进行了研究,提出采用多窗口LOCOS法形成倾斜表面漂移区的新技术;建立了倾斜表面轮廓函数的数学模型,并开发了用于优化窗口尺寸和位置的计算机程序。TCAD 2-D工艺仿真验证了该技术的可行性。设计了漂移区长度约为15μm的SOI LDMOS。数值仿真结果表明,与RESURF结构器件相比较,其漂移区电场近似为理想的常数分布,并且击穿电压提高约8%,漂移区浓度提高约127%。由此可见,VLT是一种理想的横向耐压技术。 相似文献
12.
In this paper, a new theoretical breakdown model of SOI RESURF LDMOS with step drift doping profile is proposed. According to this model, the 2-D electric field distributions of drift regions are investigated for both the incompletely and completely depleted cases. The doping profile and step number are optimized to improve the breakdown voltage and reduce fabrication cost. Finally, SOI LDMOS with various step numbers have been made using a 3 μm-thick top silicon layer and a 1.5 μm-thick buried oxide layer. The experiment results indicate that two-step drift doping can enable increase in the breakdown voltage by as much as 40% and decrease in the on-resistance by as much as 16% in comparison to the conventional LDMOS with uniformly doped drift region. 相似文献
13.
SOI基双级RESURF二维解析模型 总被引:1,自引:7,他引:1
提出了SOI基双级RESURF二维解析模型.基于二维Poisson方程,获得了表面电势和电场分布解析表达式,给出了SOI的双级和单级RESURF条件统一判据,得到RESURF浓度优化区(DOR,doping optimal region),研究表明该判据和DOR还可用于其他单层或双层漂移区结构.根据此模型,对双级RESURF结构的降场机理和击穿特性进行了研究,并利用二维器件仿真器MEDICI进行了数值仿真.以此为指导成功研制了耐压为560V和720V的双级RESURF高压SOI LDMOS.解析解、数值解和实验结果吻合得较好. 相似文献
14.
A novel double RESURF LDMOS for HVIC's 总被引:1,自引:0,他引:1
S. Hardikar M.M. De Souza Y.Z. Xu T.J. Pease E.M. Sankara Narayanan 《Microelectronics Journal》2004,35(3):305-310
The viability of a fully implanted double RESURF technology using a linearly varying doping of p-layer at the surface [Electron. Lett. 32 (12) (1996) 1092-1093] is demonstrated for the first time. Incorporating such a layer allows the drift region charge to be doubled without degradation of breakdown voltage. Experimental results of a high-voltage LDMOS in such a technology show a reduction in the on-resistance by one-half of that of a conventional RESURF based structure. 相似文献
15.
薄外延阶梯掺杂漂移区RESURF耐压模型 总被引:1,自引:0,他引:1
提出薄外延阶梯掺杂漂移区RESURF结构的耐压解析模型。借助求解二维Po isson方程,获得薄外延阶梯掺杂漂移区的二维表面电场和击穿电压的解析表达式。基于此耐压模型研究了不同阶梯漂移区数(n=1、2、3、5)的击穿特性,计算了击穿电压与结构参数的关系,其解析结果与数值结果吻合较好。在相同长度下,阶梯掺杂漂移区结构(n=3)击穿电压由均匀漂移区(n=1)的200 V提高到250 V,增加25%。该模型可用于薄外延阶梯掺杂和线性掺杂漂移区RESURF器件的设计优化。 相似文献
16.
A novel triple RESURF(T-resurf) SOI LDMOS structure is proposed.This structure has a P-type buried layer.Firstly,the depletion layer can extend on both sides of the P-buried layer,serving as a triple RESURF and leading to a high drift doping and a low on-resistance.Secondly,at a high doping concentration of the drift region, the P-layer can reduce high bulk electric field in the drift region and enhance the vertical electric field at the drain side,which results in uniform bulk electric field distributions and an enhanced BV.The proposed structure is used in SOI devices for the first time.The T-resurf SOI LDMOS with BV = 315 V is obtained by simulation on a 6μm-thick SOI layer over a 2μm-thick buried oxide layer,and its Rsp is reduced from 16.5 to 13.8 mΩ·cm2 in comparison with the double RESURF(D-resurf) SOI LDMOS.When the thickness of the SOI layer increases, T-resurf SOI LDMOS displays a more obvious effect on the enhancement of BV2/Ron.It reduces Rsp by 25%in 400 V SOI LDMOS and by 38%in 550 V SOI LDMOS compared with the D-resurf structure. 相似文献
17.
具有n+浮空层的体电场降低LDMOS结构耐压分析 总被引:1,自引:4,他引:1
针对薄外延横向功率集成技术的发展,提出一种降低体内电场REBULF(REduced BULk Field)的新耐压技术,并设计了一例具有n 浮空层的REBULF LDMOS新结构.新耐压机理是通过嵌入在高阻衬底中的n 浮空层的等电位调制作用,提高源端体内低电场而降低漏端体内高电场使纵向电场重新分配,同时使衬底耐压提高.借助二维数值分析,验证了满足REBULF的条件为n 层的位置与衬底浓度的乘积不大于1×1012cm-2;在保证低的比导通电阻条件下,新结构较传统LDMOS结构击穿电压可提高75%以上. 相似文献