一款用于驱动耳机的低噪声低功耗音频功率放大器的设计

报道了一款低噪声、低功耗、增益可调的音频功率放大器的设计.该功率放大器在电源电压为5V,输入信号频率为1kHz,驱动负载为16Ω,输出功率为120mW时的总谐波失真仅为0.1%.此音频功率放大器的增益允许以每台阶为1.5dB在 12～-34.5dB之间变化,共32个台阶,内部的放大器电路是该用于驱动耳机的音频功率放大器的核心.介绍了功率放大器的电路结构、放大器的主要模块、最终版图和测试结果,最后此电路在上华0.6μm双层多晶硅、双层金属的CMOS工艺上实现.     

一款用于驱动耳机的低噪声低功耗音频功率放大器的设计

报道了一款低噪声、低功耗、增益可调的音频功率放大器的设计. 该功率放大器在电源电压为5V，输入信号频率为1kHz，驱动负载为16Ω，输出功率为120mW时的总谐波失真仅为0.1%. 此音频功率放大器的增益允许以每台阶为15dB在+12~-34.5dB之间变化，共32个台阶，内部的放大器电路是该用于驱动耳机的音频功率放大器的核心. 介绍了功率放大器的电路结构、放大器的主要模块、最终版图和测试结果，最后此电路在上华0.6μm双层多晶硅、双层金属的CMOS工艺上实现.     

基于BiCMOS工艺的D类功率放大器设计

文章首先详细研究了D类音频放大器和相关的BiCMOS的基本原理和结构,并在此基础上综合现阶段国内市场对D类功率放大器的需求,开发了基于0．6μm特征线宽、双层多晶、双层金属的多晶发射极BiCMOS工艺的D类功率放大器。该D类音频放大器,在5V电压下可以以1．4W／Ch的功率驱动阻抗为8的负载。它同样可驱动阻抗为4的负载,5V电压下提供的最大功率为2．1W／Ch。同时还详细描述了前置音频放大器,三角波产生电路、比较器,死区控制电路,输出驱动电路等子模块的设计内容。电路在Cadence环境下进行设计和仿真验证,经过仿真表明电路设计性能良好,符合设计要求,可广泛应用于便携式电子产品。     

高效率开关F3/E类功率放大器

介绍了一种高效F3/E类功率放大器的设计方法,该放大器将F类功率放大器的谐波控制电路引入逆E类功率放大器的负载网络,以改善放大器性能。此电路结构提升了放大器的功率输出能力,降低了电路对功率放大器管器件漏极耐压特性的要求,增强了器件工作时的安全性。详细阐述了该放大器的设计过程,并给出了负载网络各器件的最佳设计取值方程。选用GaNHEMT器件研制了S频段F3/E类功率放大器测试电路。实测结果表明该放大器在驱动功率为27 dBm时,可获得40.3 dBm的输出功率,具有13.3 dB增益,工作效率高达78.1%,功率附加效率为75.2%。实测结果与仿真结果吻合,验证了设计方法的正确性。     

一种增益可控音频前置放大器电路的设计

设计了一种基于0.5μm CMOS工艺的增益可控音频前置放大器电路。该电路采用直流音量控制方式控制前置放大器的增益,进而实现整体音频放大器的音量控制。外部输入的直流模拟电压经过片内模数转换器转换成数字控制信号,控制前置放大器的输入电阻与反馈电阻的比值,从而实现前置放大器的增益控制。该放大器能够实现32档的音量控制范围,增益从-50 dB变化到25 dB,电路版图面积为1.2 mm×0.8 mm。     

2.5W低噪声CMOSD类音频功放设计

提出了一种基于0.5μm5VCMOS工艺的低噪声PWM调制D类音频功率放大器。该放大器在5V电源电压下以全桥方式可以驱动4Ω负载输出2.5W功率;转换效率等于87%,信噪比达94dB(负载8Ω,输出功率1W);THD+N仅0.05%(负载4Ω,输出功率1W);PSRR为68dB(频率1kHz)。分析了整体电路结构及其线性化模型,并着重介绍了高性能前置斩波稳定运算放大器(开环增益117dB,等效输入噪声16μV.Hz-1/2),线性三角波振荡电路(斜率偏差仅±0.2%)和功率器件、驱动电路的设计。最后给出了D类放大器的测试结果。     

应用于TD-LTE的SiGe BiCMOS功率 放大器的设计

针对准第四代无线通信技术TD-LTE中2.570~2.620 GHz频段的应用,设计了一款基于IBM SiGe BiCMOS7WL工艺的射频功率放大器。该功率放大器工作于AB类,采用单端结构,由两级共发射极电路级联构成,带有基极镇流电阻,除两个谐振电感采用片外元件外,其他全部元件均片上集成,芯片面积为(1.004×0.736)mm2。测试结果表明,在3.3 V电源电压下,电路总消耗电流为109 mA,放大器的功率增益为16 dB,输出1 dB增益压缩点为15 dBm。该驱动放大器具有良好的输入匹配,工作稳定。     

一种0.13 μm CMOS K波段宽带功率放大器

基于0.13 μm CMOS工艺,采用多频点叠加的方式,设计了一种K波段宽带功率放大器。输入级采用晶体管源极感性退化方式,实现了宽带输入匹配。驱动级采用自偏置共源共栅放大器,为电路提供了较高的增益。输出级采用共源极放大器,保证电路具有较高的输出功率。后仿真结果表明,在26 GHz处,该功率放大器的增益为22 dB,－3 dB带宽覆盖范围为22.5~30.5 GHz,输出功率1 dB压缩点为8.51 dBm,饱和输出功率为11.6 dBm,峰值附加功率效率为18.7%。     

基于实频技术的超宽带GaN功率放大器研究

针对Lange耦合器在超宽带功率放大器中的应用,设计了一款基于实频技术的超宽带GaN功率放大器.匹配网络采用微带结构,应用微波CAD软件对所设计的电路进行仿真和优化,工作带宽为2～4 GHz,放大器增益大于26 dB,增益平坦度±0.3 dB,输出功率达到40 dBm,PAE大于25％.使用相对介电常数为3.38、厚度为0.508mm的介质基板实现该放大器,可广泛应用于通信领域.     

一款改进型AB类音频功率放大器的设计

设计了一种全差分高增益AB类音频功率放大器。该运算放大器利用电流抵消技术以提高增益,并采用一种改进型AB类推挽式输出级结构得到大电流驱动能力和宽摆幅。在0.35 μm CMOS工艺条件仿真得到该运算放大器在5 V电源电压下,开环增益为97.4 dB。输出摆幅范围0.07~4.91 V,静态功耗2.96 mW,功率管的面积＜0.2 mm²,在保证一定指标的前提下节省了芯片面积。     

L频段低谐波失真功率放大器的设计

针对L频段低谐波失真功率放大器的设计,进行线性与非线性电路分析仿真和电路的优化设计。从理论上分析了甲乙类功率放大器的谐波失真特性,通过采用具有抑制谐波特性的输出匹配电路以降低功放产生的谐波失真。测试得到电路的关键技术指标为:工作频率范围1 390~1 510MHz,增益35 dB,1 dB压缩点33 dBm,并获得了满意的谐波抑制指标,在1 480 MHz、输出功率33dBm时,二、三次谐波分别为-70 dBc和-63 dBc。结果表明在功放设计中,优化设计输出匹配电路可以有效抑制功放的谐波失真。     

2．4GHzWLAN无线功率放大器的设计与实现

对WLAN无线功率放大器进行了研究,根据WLAN 802.11b/g无线局域网的特点设计出一种工作于ISM2.4 GHz频段的双向收发的功率放大器。该放大器采用特殊的双管平衡放大电路设计,发射信号功率达到500 mW,接收增益大于10 dB,能方便地串接在无线AP上。该放大器的设计采用了Agilent的ADS2004仿真工具,并给出了测试结果。     

CMOS PWM D类音频功率放大器的过流保护电路

基于Class-D音频功率放大器的应用,采用失调比较器及单边迟滞技术,提出了一种过流保护电路,其核心为两个CMOS失调比较器。整个电路基于CSMC0.5μmCMOS工艺的BSIM3V3Spice典型模型,采用Hspice对比较器的特性进行了仿真。失调比较器的直流开环增益约为95dB,失调电压分别为0.25V和0.286V。仿真和测试结果显示,当音频放大器输出短路或输出短接电源时,过流保护电路都能正常启动,保证音频放大器不会受到损坏,能完全满足D类音频放大器的设计要求。过流保护电路有效面积为291μm×59.5μm。     

防破音D类音频功放的设计与应用

随着多媒体便携设备的普及,音频功放已经成为音频部分的标准配置,D类功放以其高品质高效的特点得到了越来越广泛的应用。在便携产品中,音频功放由于输入音乐信号过大或者电源电压过低,会产生削顶失真。采用防破音技术,可以通过自动增益调节技术来提供一个完美的解决方案。文章介绍了常见的防破音技术,提出了一种改进的AGC(自动增益控制)技术在D类功放中的设计与应用。改进的AGC技术通过对PWM输出的采样来判断失真程度,依据失真程度用防破音电路产生的PWM波形来自动调节运放增益,实现最大功率的无失真输出。     

S波段雷达接收机前端低噪声放大器

采用0.35μm SiGe BiCMOS工艺设计了用于S波段雷达接收机前端电路的低噪声放大器。对于现代无线接收机来说,其动态范围和灵敏度很大程度上都取决于低噪声放大器的噪声性能和线性度。相对于CMOS工艺来说,SiGe BiCMOS工艺具有更高的截止频率、更好的噪声性能和更高的电流增益,非常适合微波集成电路的设计。该低噪声放大器采用三级放大器级联的结构以满足高达30dB的增益要求。在5V的电源电压下,满足绝对稳定条件,在3GHz-3.5GHz频段内,功率增益为34.5dB,噪声系数为1.5dB,输出1dB功率压缩点为11dBm。     

一种5~6 GHz宽带全集成CMOS低噪声放大器

采用55 nm标准CMOS工艺,设计并流片实现了一种应用于Wi-Fi 6(5 GHz)频段的宽带全集成CMOS低噪声放大器(LNA)芯片,包括源极退化共源共栅放大器、负载Balun及增益切换单元。在该设计中,所有电感均为片上实现;采用Balun负载,实现信号的单端转差分输出;具备高低增益模式,以满足输入信号动态范围要求。测试结果表明,在高增益模式下该放大器的最大电压增益为20.2 dB,最小噪声系数为2.2 dB;在低增益模式下该放大器的最大电压增益为15 dB,最大输入1 dB压缩点为-3.2 dBm。芯片核心面积为0.28 mm²,静态功耗为10.2 mW。     

A 0.6-V Low Power UWB CMOS LNA

This paper presents the design of a low-power ultra-wideband low noise amplifier in 0.18-mum CMOS technology. The inductive degeneration is applied to the conventional distributed amplifier design to reduce the broadband noise figure under low power operation condition. A common-source amplifier is cascaded to the distributed amplifier to improve the gain at high frequency and extend the bandwidth. Operated at 0.6V, the integrated UWB CMOS LNA consumes 7mW. The measured gain of the LNA is 10dB with the bandwidth from 2.7 to 9.1GHz. The input and output return loss is more than 10dB. The noise figure of the LNA varies from 3.8 to 6.9dB, with the average noise figure of 4.65dB. The low power consumption of this work leads to the excellent figure of gain-bandwidth product (GBP) per milliwatt     

改善增益平坦度的新型InGaP/GaAs HBT功率放大器单片设计

介绍了一款应用于3GHz通信的基于改进增益平坦度的功率放大器设计,其由商用InGaP/GaAs异质结双极性晶体管(HBT)工艺制作.为了以简单方式改善增益平坦度,除了耦合旁路电容以及射频扼流圈外,在实际电路中没有加入额外部件.其测量线性增益为23dB,大信号增益平坦度为±0.25dB,非常贴近仿真和日标值.此两级功放400MHz带宽下的输出线性功率为31dBm,增益附加效率为44%.本电路通过良好的失真补偿电路和扼流圈模型的使用,成功地改善了增益平坦度.