高散热变k介质埋层SOI高压功率器件

针对常规SOI器件纵向耐压低和自热效应两个主要问题,提出了变k介质埋层SOI(variable k dielectric buried layer SOI,VkD SOI)高压功率器件新结构.该结构在高电场的漏端采用低k介质以增强埋层电场,在高电流密度的源端附近采用高热导率的氮化硅埋层,从而器件兼具耐高压和降低自热效应的优点.结果表明,对于k1=2,k2=7.5(Si3N4),漂移区厚2μm,埋层厚1μm的器件,埋层电场和器件耐压分别达212V/μm和255V,比相同厚度的常规SOI器件的埋层电场和耐压分别提高66%和43%,最高温度降低52%.     

可变低k介质层SOI LDMOS高压器件的耐压特性

提出了一种可变低k(相对介电常数)介质层(variable low k dielectric layer,VLkD)SOI高压器件新结构,该结构的埋层由可变k的不同介质组成.基于电位移连续性原理,利用低k提高埋层纵向电场和器件纵向耐压,并在此基础上提出SOI的介质场增强原理.基于不同k的埋层对表面电场的调制作用,使器件横向耐压提高,并给出VLkD SOI的RESURF判据.借助2D器件仿真研究了击穿特性与VLkD SOI器件结构参数之间的关系.结果表明,对kIL=2,kIH=3.9,漂移区厚2μm,埋层厚1μm的VLkD器件,埋层电场和器件耐压分别达248V/μm和295V,比相同厚度的常规SOI器件的埋层电场和耐压分别提高了93%和64%.     

一种具有部分高k介质埋层的SOI场pLDMOS器件

提出了一种具有部分高k介质埋层的SOI场pLDMOS器件。将传统结构的部分埋氧层替换为介电常数更高的Si₃N₄,降低了漂移区的积累层电阻,使器件获得更低的比导通电阻,同时减弱了自热效应。与传统结构进行仿真对比,发现新结构基本保持了与传统结构相当的击穿电压,但比导通电阻降低了24%,最高温度降低了59%。     

可变低k介质层SOI LDMOS高压器件的耐压特性

提出了一种可变低κ（相对介电常数）介质层（variable low κ dielectric layer，VLkD）SOI高压器件新结构，该结构的埋层由可变κ的不同介质组成。基于电位移连续性原理，利用低κ提高埋层纵向电场和器件纵向耐压，并在此基础上提出SOI的介质场增强原理，基于不同κ的埋层对表面电场的调制作用，使器件横向耐压提高，并给出VLkD SOI的RESURF判据，借助2D器件仿真研究了击穿特性与VLkD SOI器件结构参数之间的关系，结果表明，对κμ=2，κIH=3．9，漂移区厚2μm，埋层厚1μm的VLkD器件，埋层电场和器件耐压分别达248V／μm和295V，比相同厚度的常规SOI器件的埋层电场和耐压分别提高了93％和64％。     

部分局域电荷槽SOI高压器件新结构

提出了部分局域电荷槽SOI(partial locating charge trench SOI,PTSOI)高压器件新结构.该结构在槽内产生随漏极电压变化的界面电荷,此电荷使埋氧层纵向电场从传统的3Esi,C升高到接近SiO2的临界击穿电场Esio2,c;另外,硅窗口将耗尽层引入衬底,因而提高了器件的击穿电压.同时,硅窗口的存在大大缓解了自热效应.借助二维器件仿真研究了器件的击穿特性和热特性.结果表明,漂移区厚2μm,埋氧层厚1μm的PTSOI耐压可达700V以上;对埋氧层厚1μm和3μm的PTSOI,其器件的最高温度分别比TSOI低6K和25K.     

新型图形化三埋层SOI LDMOS高压器件

提出了一种新型图形化三埋层SOI LDMOS高压器件结构,利用阶梯埋层和埋层1窗口将大量空穴束缚于埋层1和埋层2的上表面,提高了两者的纵向电场,并将器件的耐压从常规结构的470V提高到了805V。因为埋层2的厚度和介电常数对器件耐压无影响,所以埋层2可选取较薄且热导率较高的绝缘材料,埋层2采用热导率为40 W/(m·K)的绝缘介质比采用SiO2最高结温降低了12K。新型器件结构达到兼顾提高耐压和降低自热效应的效果。     

复合介质层SOI高压器件电场分布解析模型

提出复合介质埋层SOI(compound dielectric buried layer SOI,CDL SOI)高压器件新结构,建立其电场和电势分布的二维解析模型,给出CDL SOI和均匀介质埋层SOI器件的RESURF条件统一判据.CDL SOI结构利用漏端低k(介电常数)介质增强埋层纵向电场,具有不同k值的复合介质埋层调制漂移区电场,二者均使耐压提高.借助解析模型和二维数值仿真对其电场和电势进行分析,二者吻合较好.结果表明,对低k值为2的CDL SOILDMOS,其埋层电场和器件耐压分别比常规SOI结构提高了82%和58%.     

可变低k介质层SOI LDMOS高压器件的耐压特性

提出了一种可变低k(相对介电常数)介质层(variable low k dielectric layer,VLkD)SOI高压器件新结构,该结构的埋层由可变k的不同介质组成.基于电位移连续性原理,利用低k提高埋层纵向电场和器件纵向耐压,并在此基础上提出SOI的介质场增强原理.基于不同k的埋层对表面电场的调制作用,使器件横向耐压提高,并给出VLkD SOI的RESURF判据.借助2D器件仿真研究了击穿特性与VLkD SOI器件结构参数之间的关系.结果表明,对kIL=2,kIH=3.9,漂移区厚2μm,埋层厚1μm的VLkD器件,埋层电场和器件耐压分别达248V/μm和295V,比相同厚度的常规SOI器件的埋层电场和耐压分别提高了93%和64%.     

埋层低掺杂漏SOI高压器件的击穿电压

提出一种具有埋层低掺杂漏(BLD)SOI高压器件新结构。其机理是埋层附加电场调制耐压层电场,使漂移区电荷共享效应增强,降低沟道边缘电场,在漂移区中部产生新的电场峰。埋层电中性作用增加漂移区优化掺杂浓度,导通电阻降低;低掺杂漏区在漏极附近形成缓冲层,改善漏极击穿特性。借助二维半导体仿真器MEDICI,研究漂移区浓度和厚度对击穿电压的影响,获得改善击穿电压和导通电阻折中关系的途径。在器件参数优化理论的指导下,成功研制了700V的SOI高压器件。结果表明:BLD SOI结构击穿电压由均匀漂移区器件的204V提高到275V,比导通电阻下降25%。     

复合埋层上的薄层SOI-LDMOS功率器件

为了提高SOI-LDMOS功率器件击穿电压及相关性能,针对薄层SOI-LDMOS功率器件提出了一种新结构,在新结构中引入了复合埋层,它由p埋层与Si3N4绝缘介质埋层构成。复合埋层不仅改善了比导通电阻与耐压的关系,而且还缓解了自热效应。仿真结果表明,在漂移区长度为57 m时,新结构耐压达到了1052 V,与CamSemiSOI相当,而比导通电阻与表面最高温度分别比CamSemi SOI降低了233.05.mm2和64 K。     

复合介质层SOI高压器件电场分布解析模型

提出复合介质埋层SOI(compound dielectric buried layer SOI,CDL SOI)高压器件新结构,建立其电场和电势分布的二维解析模型,给出CDL SOI和均匀介质埋层SOI器件的RESURF条件统一判据.CDL SOI结构利用漏端低k(介电常数)介质增强埋层纵向电场,具有不同k值的复合介质埋层调制漂移区电场,二者均使耐压提高.借助解析模型和二维数值仿真对其电场和电势进行分析,二者吻合较好.结果表明,对低k值为2的CDL SOILDMOS,其埋层电场和器件耐压分别比常规SOI结构提高了82%和58%.     

部分局域电荷槽SOI高压器件新结构

提出了部分局域电荷槽SOI(partial locating charge trench SOI,PTSOI)高压器件新结构.该结构在槽内产生随漏极电压变化的界面电荷,此电荷使埋氧层纵向电场从传统的3Esi,C升高到接近SiO2的临界击穿电场Esio2,c;另外,硅窗口将耗尽层引入衬底,因而提高了器件的击穿电压.同时,硅窗口的存在大大缓解了自热效应.借助二维器件仿真研究了器件的击穿特性和热特性.结果表明,漂移区厚2μm,埋氧层厚1μm的PTSOI耐压可达700V以上;对埋氧层厚1μm和3μm的PTSOI,其器件的最高温度分别比TSOI低6K和25K.     

薄硅层阶梯埋氧PSOI高压器件新结构

基于介质电场增强ENDIF理论,提出了一种薄硅层阶梯埋氧型部分SOI(SBPSOI)高压器件结构。埋氧层阶梯处所引入的电荷不仅增强了埋层介质电场,而且对有源层中的电场进行调制,使电场优化分布,两者均提高器件的击穿电压。详细分析器件耐压与相关结构参数的关系,在埋氧层为2μm,耐压层为0.5μm时,其埋氧层电场提高到常规结构的1.5倍,击穿电压提高53.5%。同时,由于源极下硅窗口缓解SOI器件自热效应,使得在栅电压15V,漏电压30V时器件表面最高温度较常规SOI降低了34.76K。     

双面阶梯埋氧型SOI结构的耐压分析

在单面阶梯埋氧型SOI结构的基础上,提出了一种双面阶梯埋氧SOI新结构.双面阶梯的电荷积累作用使其纵向电场突破了传统上受界面电荷为零限制的3倍关系,埋氧层的电场可以高达200V/μm;而且双面阶梯对表面电场的调制作用使其表面电场达到近乎理想的均匀分布.借助二维MEDICI数值分析软件,验证了此结构具有同时优化横向SOI基高压器件横、纵向电场,提高击穿电压的优点.     

双面阶梯埋氧型SOI结构的耐压分析段宝兴

在单面阶梯埋氧型SOI结构的基础上,提出了一种双面阶梯埋氧SOI新结构.双面阶梯的电荷积累作用使其纵向电场突破了传统上受界面电荷为零限制的3倍关系,埋氧层的电场可以高达200V/μm;而且双面阶梯对表面电场的调制作用使其表面电场达到近乎理想的均匀分布.借助二维MEDICI数值分析软件,验证了此结构具有同时优化横向SOI基高压器件横、纵向电场,提高击穿电压的优点.     

屏蔽槽SOI高压器件新结构和耐压机理

提出具有屏蔽槽的SOI高压器件新结构和自适应界面电荷耐压模型.该结构在屏蔽槽内产生跟随漏极电压变化的界面电荷,此电荷使埋层介质的纵向电场增加,同时使顶层硅的纵向电场降低,并对表面电场进行调制,因此屏蔽了高电场对顶层硅的影响.借助二维器件仿真研究器件耐压和电场分布与结构参数的关系.结果表明,该结构使埋氧层的电场从传统的3Es升高到近600V/μm,突破了传统SOI器件埋氧层的耐压值,大大提高了SOI器件的击穿电压.