低压条形栅功率场效应晶体管的研制

介绍一种新型低压平面结构的功率场效应晶体管--条形栅VDMOS. 通过与传统的元胞型结构比较，发现条形栅具有导通电阻小、开关速度快以及工作稳定性高等特点. 还对条形栅VDMOS的工艺做了介绍，其工艺过程简单，实用性强.     

低压条形栅功率场效应晶体管的研制

介绍一种新型低压平面结构的功率场效应晶体管--条形栅VDMOS.通过与传统的元胞型结构比较,发现条形栅具有导通电阻小、开关速度快以及工作稳定性高等特点.还对条形栅VDMOS的工艺做了介绍,其工艺过程简单,实用性强.     

400MHz 250W VDMOS功率场效应晶体管

研制出了在４００ＭＨｚ下连续波输出２５０Ｗ，功率增益１０ｄＢ的垂直双扩散场效应晶体管（ＶＤ－ＭＯＳＦＥＴ）．采用Ｍｏ栅降低串联电阻，４００ＭＨｚ下用共源推挽结构成功地进行了并联工作，在Ｖｄｓ＝５０Ｖ下实现了连续波输出２５０Ｗ，增益１０ｄＢ，漏极效率６０％．     

高压功率VDMOS场效应晶体管版图设计

高压功率VDMOS场效应晶体管在国内尚属开发新产品.本文就高压功率VDMOS场效应晶体管的版图设计考虑作一介绍.实际设计了耐压450伏、电流容量为5安培的VDMOS场效应晶体管版图.试制结果说明设计是可行的.     

硅双栅场效应晶体管

本文综合各种资料,结合生产实践,以国内已大批量使用的几种不同结构的硅双栅场效应晶体管管芯的解剖分析为基础,介绍其原理和设计考虑、封装形式、关键参数及测试、使用注意事项和常见失效现象、工艺流程和特点。     

功率场效应晶体管VDMOS导通电阻的优化

本文对大功率场效应晶体管VDMOS器件的导通电阻与单元结构的参数进行了研究,重点讨论了栅宽、外延层厚度和浓度与导通电阻的关系,计算出的I-V曲线随单元结构参数的不同有明显的改变,为实际研制工作提供了依据。     

用于功率MOSFET的新型栅电荷测试电路

栅电荷是用于衡量功率MOSFET开关性能的重要参数,通常采用在栅极输入电流阶跃信号的方法来测量。一种新型的栅电荷测试电路被提出,该测试电路使控制信号从MOSFET的源极输入,从而消除了控制信号对栅极输入电流的影响。因为输入电流太小不能直接测量,测试时采用测量电压阶跃信号的方法来衡量电流阶跃信号的性能。与以往的测试电路对比结果表明,该电路可以使MOSFET栅极输入的电流更接近于理想的电流阶跃信号,该信号上升时间小于100 ns,并且上升后稳定,因此提高了栅电荷测量的准确度。     

Power MOSFET栅电荷分析及结构改进

本文从驱动电路设计者的角度对MOS器件的输入电容和密勒电容进行了详细分析,并从器件基本原理上,对决定栅电荷的寄生元件在不同的栅电压下对栅电荷的作用进行了系统的阐述.最后总结了当前国际上为降低栅电荷提出的最新MOS器件结构.     

利用屏蔽栅极功率MOSFET技术降低传导和开关损耗

监管机构与终端客户对DC/DC电源效率的要求越来越高。新的设计要求更低的导通阻抗,同时不能影响非钳位电感性开关（UIS）能力或者不增加开关损耗。屏蔽栅极MOSFET可为30～200V范围的DC/DC电源设计人员提供相关解决方案。现在,通过提高开关性能,导通阻抗Rds（on）已能降低50%及以上,从而提高效率,为更高频率工作创造条件。本文讨论了屏蔽栅极MOSFET在中等电压MOSFET（40～300V）应用中的优势。     

常关型亚微米沟道1200V SiC MOSFET

<正>南京电子器件研究所基于自主12um外延和76.2 mm(3英寸)SiC圆片加工工艺,通过介质刻蚀沟道自对准技术,在国内率先实现了导通电流大于5 A的SiC DMOSFET,阻断电压大于1 200 V,阈值电压5 V。     

射频功率Trench MOSFET研制

在国内首次研制出了一种采用条状元胞结构、特殊的栅槽刻蚀条件、特殊的栅介质生长前处理工艺及多晶硅栅的射频功率Trench MOSFET器件。该器件漏源击穿电压大于62V、漏极电流大于3.0A、跨导大于0.8S、阈值电压2~3V、导通电阻比同样条件的VDMOS降低了19%~43%,在175MHz、VDS=12V下输出功率PO为7W、漏极效率ηD为44%、功率增益GP为10dB。     

MOSFET栅极驱动的优化设计

介绍了MOS管的电路模型、开关过程、输入输出电容、等效电容、电荷存储，及其对MOS管驱动波形的影响和驱动波形的优化设计实例。     

Gate current in OFF-state MOSFET

The source of the gate current in MOSFETs due to an applied drain voltage with the gate grounded is studied. It is found that for 100-Å or thinner oxide, the gate current is due to Fowler-Nordheim (F-N) tunneling electrons from the gate. With increasing oxide thickness, hot-hole injection becomes the dominant contribution to the gate current. This gate current can cause I_D walkout, which is a decrease in the gate-induced drain leakage current, and hole trapping, which becomes important for device degradation study. It can also be used to advantage in EPROM (erasable programmable read-only memory) erasure     

高端MOS管栅极驱动技术研究

高端MOS管驱动电路在高压输入大功率电源中被广泛应用。分析了高端MOS管的驱动原理,对影响高端MOS管驱动的各种因素进行了探讨,提出了适合高端MOS管驱动的基本方法。较全面地评估了传统的变压器驱动电路和自举驱动电路对高端MOS管驱动的影响,继而提出了适合高端MOS管驱动的线路结构,并采用该方案设计了一个实验电路。仿真和实验电路测试结果表明,设计电路满足要求。